カナリア・フリップフロップを利用するDVS方式の改良(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
スポンサーリンク
概要
- 論文の詳細を見る
微細化の進展により顕在化しつつあるパラメタばらつきを制御するために,カナリア・フリップフロップを提案している.これまで,入力値のばらつきを利用して,電源電圧マージンの削減による消費電力削減方式を検討してきた.本稿では,カナリアFFを利用するDVSシステムにおける課題を検討する.特に電源電圧の振動問題を扱い,シミュレーションの結果,性能への悪影響が取り除かれることを確認出来ている.
- 社団法人電子情報通信学会の論文
- 2007-05-24
著者
-
国武 勇次
九州工業大学情報工学研究科情報科学専攻
-
佐藤 寿倫
九州大学システムLSI研究センター
-
佐藤 寿倫
九州大学システムlsi センター
-
佐藤 寿倫
株式会社東芝セミコンダクター社マイクロエレクトロニクス技術研究所
-
国武 勇次
九州工業大学院情報工学研究科
関連論文
- タイミング制約違反を利用する設計手法とコ・シミュレーション環境による評価(回路・設計手法)
- タイミング違反を利用するマイクロアーキテクチャの演算器における遅延を考慮した評価(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- AI-1-6 ディペンダブルVLSI設計技術への挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- タイミング歩留まり改善を目的とする演算カスケーディング
- 性能歩留まり改善を目的とする演算器カスケーディングの提案(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 性能歩留まり改善を目的とする演算器カスケーディングの提案(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- アーキテクチャレベル消費電力見積りシミュレータの開発
- アーキテクチャレベル消費電力見積りシミュレータの開発
- 温度を考慮するアーキテクチャの検討のための物理レジスタアクセス頻度の特徴調査(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 温度を考慮するアーキテクチャの検討のための物理レジスタアクセス頻度の特徴調査(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- データ投機実行のための命令再発行機構と命令スケジューリング機構の分割
- 2ポップアドレス名前替えを用いたロード命令の投機的実行 (並列処理)
- 命令再発行機構によるデータアドレス予測に基づく投機実行の効果改善 (並列処理)
- 2レベル適応型分岐予測機構のパターン履歴表におけるタグの影響
- 基本ブロックの動的再配置による命令フェッチ幅の向上
- ロード・ストアアドレスの早期生成によるデータ依存解消手法
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
- 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 性能・消費電力・信頼性の間のトレードオフを考慮出来るマルチ・クラスタ型コア・プロセッサ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- カナリア・フリップフロップを利用するDVS方式の改良(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- カナリア・フリップフロップを利用するDVS方式の改良(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- データの重要度を利用したキャッシュメモリの省電力化(プロセッサアーキテクチャ)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響
- キャッシュ非共有型マルチコアプロセッサにおけるキャッシュの性能改善に関する研究(プロセッサ高性能化・並列処理技術,わくわくする先端的コンピュータシステム技術と一般)
- ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式(マイクロプロセッサ)
- ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式(マイクロプロセッサ)
- ディペンダビリティに配慮する可変レイテンシ演算器のためのスケジューリング方式
- 省電力に配慮したスケーラブルな命令ウインドウの提案と評価(省電力アーキテクチャ)
- キャッシュミス情報を利用する省電力命令スケジューリング(VLSIシステム)
- タイミング違反を利用するマイクロアーキテクチャの演算器における遅延を考慮した評価(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 冗長化FF置き換え方式による高信頼性VLSI設計の自動化(信頼性,システムオンシリコンを支える設計技術)