佐藤 寿倫 | 株式会社東芝セミコンダクター社マイクロエレクトロニクス技術研究所
スポンサーリンク
概要
関連著者
-
佐藤 寿倫
株式会社東芝セミコンダクター社マイクロエレクトロニクス技術研究所
-
佐藤 寿倫
九州大学システムLSI研究センター
-
佐藤 寿倫
九州大学システムlsi センター
-
舟木 敏正
九州工業大学院情報工学研究科
-
国武 勇次
九州工業大学情報工学研究科情報科学専攻
-
佐藤 寿倫
株式会社東芝ulsi研究所
-
山口 誠一朗
九州大学大学院システム情報科学府
-
国武 勇次
九州工業大学院情報工学研究科
-
千代延 昭宏
九州工業大学情報工学部知能情報工学科
-
千代延 昭宏
九州工業大学大学院 情報工学研究科
-
石原 亨
九州大学システムLSI研究センター
-
山口 聖貴
九州大学大学院システム情報科学府
-
石飛 百合子
九州大学大学院システム情報科学府
-
大山 裕一郎
九州大学大学院システム情報科学府
-
松村 忠幸
九州大学大学院システム情報科学府
-
李 東勲
九州大学大学院システム情報科学府
-
金田 裕介
九州大学工学部
-
室山 真徳
九州大学システムLSI研究センター
-
山口 聖貴
九州大学大学院 システム情報科学府
-
安浦 寛人
九州大学大学院システム情報科学研究院
-
安浦 寛人
九州大学大学院システム情報科学研究科情報工学専攻
-
國武 勇次
九州大学
-
佐藤 寿倫
福岡大学工学部電子情報工学科
-
國武 勇次
九州大学大学院システム情報科学府
-
Yasuura Hiroto
The Graduate School Of Engineering Sciences Kyushu University
-
Yasuura Hiroto
Department Of Computer Science And Communication Engineering Graduate School Of Information Science
-
Yasuura Hiroto
Kyushu Univ. Fukuoka‐shi Jpn
-
安浦 寛人
九州大学大学院 システム情報科学研究院
-
佐藤 寿倫
福岡大学工学部電子情報学科:独立行政法人科学技術振興機構
-
安浦 寛人
九州大学 大学院 システム情報科学研究科
-
田胡 治之
株式会社東芝研究開発センター
-
田胡 治之
株式会社東芝半導体デバイス技術研究所
-
田胡 治之
株式会社東芝 セミコンダクタカンパニー システムlsi開発センター
-
大田黒 幸夫
株式会社東芝半導体デバイス技術研究所
-
永松 正人
株式会社東芝半導体デバイス技術研究所
-
永松 正人
株式会社東芝.半導体デバイス技術研究所.システムulsi技術開発部
-
田中 康一郎
九州産業大学情報科学部知能情報学科
-
田中 康一郎
九州工業大学
-
千代延 昭宏
株式会社富士通研究所
-
佐藤 寿倫
福岡大学
-
林田 隆則
福岡大学
-
佐藤 寿倫
(株)東芝マイクロエレクトロニクス技術研究所
-
藤井 誠一郎
日立アドバンスドデジタル
-
伊藤 義崇
九州工業大学情報工学部
-
田中 康一郎
九州産業大学情報科学部
-
矢野 憲
福岡大学|独立行政法人科学技術振興機構、CREST
-
吉木 崇人
福岡大学
-
矢野 憲
福岡大学
著作論文
- タイミング制約違反を利用する設計手法とコ・シミュレーション環境による評価(回路・設計手法)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- アーキテクチャレベル消費電力見積りシミュレータの開発
- アーキテクチャレベル消費電力見積りシミュレータの開発
- データ投機実行のための命令再発行機構と命令スケジューリング機構の分割
- 2ポップアドレス名前替えを用いたロード命令の投機的実行 (並列処理)
- 命令再発行機構によるデータアドレス予測に基づく投機実行の効果改善 (並列処理)
- 2レベル適応型分岐予測機構のパターン履歴表におけるタグの影響
- 基本ブロックの動的再配置による命令フェッチ幅の向上
- ロード・ストアアドレスの早期生成によるデータ依存解消手法
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
- 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 性能・消費電力・信頼性の間のトレードオフを考慮出来るマルチ・クラスタ型コア・プロセッサ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- カナリア・フリップフロップを利用するDVS方式の改良(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- カナリア・フリップフロップを利用するDVS方式の改良(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- データの重要度を利用したキャッシュメモリの省電力化(プロセッサアーキテクチャ)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響
- キャッシュ非共有型マルチコアプロセッサにおけるキャッシュの性能改善に関する研究(プロセッサ高性能化・並列処理技術,わくわくする先端的コンピュータシステム技術と一般)
- キャッシュミス情報を利用する省電力命令スケジューリング(VLSIシステム)
- 冗長化FF置き換え方式による高信頼性VLSI設計の自動化(信頼性,システムオンシリコンを支える設計技術)