2レベル適応型分岐予測機構のパターン履歴表におけるタグの影響
スポンサーリンク
概要
- 論文の詳細を見る
2レベル適応型分岐予測手法のパターン履歴表におけるタグの効果を, シミュレーションにより評価した.2レベル適応型分岐予測手法においては, aliasingはほとんどの場合予測精度を低下させる影響をもち, aliasingを解消することが予測精度を向上させる一つの鍵である.本論文では, 2レベル適応型分岐予測機構のパターン履歴表にタグを設け, aliasingを完全に解消する方法を検討した.シミュレーションの結果, 2レベル分岐予測機構のパターン履歴表にタグを設けることは分岐予測精度の低下を引き起こし, aliasingの解消手法としては望ましくないことが確認された.
- 社団法人電子情報通信学会の論文
- 1998-06-25
著者
関連論文
- タイミング制約違反を利用する設計手法とコ・シミュレーション環境による評価(回路・設計手法)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- アーキテクチャレベル消費電力見積りシミュレータの開発
- アーキテクチャレベル消費電力見積りシミュレータの開発
- データ投機実行のための命令再発行機構と命令スケジューリング機構の分割
- 2ポップアドレス名前替えを用いたロード命令の投機的実行 (並列処理)
- 命令再発行機構によるデータアドレス予測に基づく投機実行の効果改善 (並列処理)
- 2レベル適応型分岐予測機構のパターン履歴表におけるタグの影響
- 基本ブロックの動的再配置による命令フェッチ幅の向上
- ロード・ストアアドレスの早期生成によるデータ依存解消手法
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
- 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 信頼性と性能のトレードオフ評価指標の提案とそのマルチコアプロセッサへの適用(プロセッサ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 性能・消費電力・信頼性の間のトレードオフを考慮出来るマルチ・クラスタ型コア・プロセッサ(コンピュータシステム技術,先端的コンピュータシステム技術及び一般)
- カナリア・フリップフロップを利用するDVS方式の改良(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- カナリア・フリップフロップを利用するDVS方式の改良(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- データの重要度を利用したキャッシュメモリの省電力化(プロセッサアーキテクチャ)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響(低消費電力)
- 省エネルギー指向マルチコアプロセッサにおける値予測機構の影響
- キャッシュ非共有型マルチコアプロセッサにおけるキャッシュの性能改善に関する研究(プロセッサ高性能化・並列処理技術,わくわくする先端的コンピュータシステム技術と一般)
- キャッシュミス情報を利用する省電力命令スケジューリング(VLSIシステム)
- 冗長化FF置き換え方式による高信頼性VLSI設計の自動化(信頼性,システムオンシリコンを支える設計技術)