64ビットCMOSスーパースケーラーマイクロプロセッサ
スポンサーリンク
概要
- 論文の詳細を見る
今回、動作周波数75MHz、最大4命令同時実行可能なピーク性能300MIPS、300MFLOPSのCMOSスーパースケーラーマイクロプロセッサのチップセットを開発した。整数演算ユニットは64ビットの整数演算パイプラインと、16Kバイトの命令キャッシュ、16Kバイトのデータキャッシュ等、大容量のメモリーを内蔵している。浮動小数点演算の性能を高めるため、そのデータを外部の大容量キャッシュメモリーのみに持つという、Split Level Canche方式を用い、スーパーコンピュータ並の性能を実現した。
- 社団法人電子情報通信学会の論文
- 1994-10-21
著者
-
幾見 宣之
(株)東芝 マイクロエレクトロニクス技術研究所
-
近藤 勝久
(株)東芝 マイクロエレクトロニクス技術研究所
-
幾見 宣之
東芝半導体デバイス技術研究所
-
永松 正人
東芝半導体デバイス技術研究所
-
高柳 俊成
東芝半導体デバイス技術研究所
-
田中 茂
東芝半導体デバイス技術研究所
-
Joshi C
Silicon Graphics Computer Systems Ca Usa
-
沢田 和宏
東芝半導体デバイス技術研究所
-
沢田 和宏
東芝情報システムLSI技術部
-
近藤 勝久
東芝ULSI研究所
-
Hsu Peter
Cilicon Graphics Computer Systems
-
Rodman Paul
Cilicon Graphics Computer Systems
-
Bratt Joe
Cilicon Graphics Computer Systems
-
Tang Mankit
Silicon Graphics Computer Systems
-
Nofal Monica
Silicon Graphics Computer Systems
-
Joshi Chandra
Silicon Graphics Computer Systems
-
Scanlon Joe
Silicon Graphics'Computer Systems'
-
Scanlon J
Silicon Graphics Computer Systems Ca Usa
-
Nofal M
Silicon Graphics Computer Systems Ca Usa
-
永松 正人
株式会社東芝.半導体デバイス技術研究所.システムulsi技術開発部
-
Scanlon Joe
Silicon Graphics'Computer Systems'
関連論文
- Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
- 110MHz/1Mbit同期式TagRAM
- Variable Latency Pipeline(VLP)を用いた1GHz ALUデータパス
- Variable Latency Pipeline(VLP)を用いた1GHz ALUデータパス
- Variable Latency Pipeline(VLP)を用いた1GHz ALUデータパス
- 300MIPS 300MFLOPS4命令同時実行のCMOSスーパースカラ型マイクロプロセッサ
- アーキテクチャレベル消費電力見積りシミュレータの開発
- アーキテクチャレベル消費電力見積りシミュレータの開発
- 64ビットCMOSスーパースケーラーマイクロプロセッサ
- 150MIPS/W組み込み用CMOS RISCプロセッサ
- コンフィグラブルプロセサを用いたスマートカー向け画像認識LSI
- コンフィグラブルプロセサを用いたスマートカー向け画像認識LSI