Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
スポンサーリンク
概要
- 論文の詳細を見る
SOI基板上にFloating Body RAM技術の開発を行ってきたが、今回、SOI膜厚を43nmまで薄膜化し16Mbパターンチップイールド68%を達成した.さらに、デバイスシミュレーションにより、このFBC(Floating Body Cell)技術は、閾値電位差とリテンション時間を維持したまま32nm nodeまでスケーリング可能であることを実証した.
- 社団法人電子情報通信学会の論文
- 2007-04-05
著者
-
福田 良
株式会社東芝セミコンダクター社半導体研究開発センター
-
松岡 史宜
株式会社東芝セミコンダクター社半導体研究開発センター
-
浜本 毅司
(株)東芝セミコンダクター社
-
篠 智彰
(株)東芝マイクロエレクトロニクス研究所
-
中島 博臣
(株)東芝セミコンダクター社SoC研究開発センター
-
南 良博
(株)東芝セミコンダクター社SoC研究開発センター
-
坂本 篤史
東芝情報システム(株)
-
東 知輝
東芝マイクロエレクトロニクス(株)
-
楠 直樹
(株)東芝セミコンダクター社SoC研究開発センター
-
藤田 勝之
(株)東芝セミコンダクター社SoC研究開発センター
-
大澤 隆
(株)東芝セミコンダクター社SoC研究開発センター
-
仁田山 晃寛
(株)東芝セミコンダクター社SoC研究開発センター
-
仁田山 晃寛
(株)東芝 セミコンダクター社 半導体研究開発センター
-
仁田山 晃寛
(株)東芝 セミコンダクター社
-
幾見 宣之
(株)東芝 マイクロエレクトロニクス技術研究所
-
幾見 宣之
(株)東芝セミコンダクター社半導体研究開発センター
-
松岡 史宜
(株)東芝セミコンダクター社半導体研究開発センター
-
福田 良
(株)東芝セミコンダクター社半導体研究開発センター
-
渡辺 陽二
(株)東芝セミコンダクター社半導体研究開発センター
-
西村 潤
(株)東芝セミコンダクター社半導体研究開発センター
-
篠 智彰
(株)東芝セミコンダクター社半導体研究開発センター
-
渡辺 陽二
(株)東芝半導体研究開発センター
-
大澤 隆
(株)東芝セミコンダクター社半導体研究開発センター
-
藤田 勝之
Center For Semiconductor R&d Toshiba Corporation
-
楠 直樹
(株)東芝セミコンダクター社半導体研究開発センター
-
中島 博臣
(株)東芝セミコンダクター社半導体研究開発センター
-
大澤 隆
(株)東芝 セミコンダクター社 半導体研究開発センター
-
南 良博
(株)東芝セミコンダクター社半導体研究開発センター
-
篠 智彰
(株)東芝セミコンダクター社soc研究開発センター
-
篠 智彰
(株)東芝 研究開発センター 先端半導体デバイス研究所
関連論文
- 招待講演 MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM (集積回路)
- FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
- 大容量Chain-FeRAM用高信頼微細キャパシタプロセス技術(不揮発性メモリ及び関連プロセス一般)
- 1GビットDRAM用トレンチ・セル技術
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- NAND型セルを用いた256Mb DRAM
- リソグラフィー優先設計の6F^2型DRAMセル
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- Multi-stacked 1G cell/layer pipe-shaped BiCS flash memory (集積回路)
- Variable Latency Pipeline(VLP)を用いた1GHz ALUデータパス
- Variable Latency Pipeline(VLP)を用いた1GHz ALUデータパス
- Variable Latency Pipeline(VLP)を用いた1GHz ALUデータパス
- 300MIPS 300MFLOPS4命令同時実行のCMOSスーパースカラ型マイクロプロセッサ
- 256Mb DRAMのためのNAND型セル技術
- 三次元NANDフラッシュメモリに最適な縦型アレイデバイス開発(IEDM(先端CMOSデバイス・プロセス技術))
- SOI上に形成された1Tゲインセル(FBC)を使ったメモリ設計 : 4F^2サイズの新原理メモリセルの提案
- 超高密度を実現する三次元フラッシュメモリー
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- 高速大容量混載DRAM Pre-Fuse Wafer-LevelテストのためのBurst-Cycle Data圧縮方式(新メモリ技術, メモリ応用技術, 一般)
- 高速大容量混載 DRAM Pre-Fuse Wafer-Level テストのための Burst-Cycle Data 圧縮方式
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- 混載DRAMの共通テストインターフェス
- 混載DRAMの共通テストインターフェス
- 低ビットコストで大容量な3次元構造のNAND型フラッシュメモリ (特集 ナノテクノロジー)
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
- 6.揮発性半導体メモリ(大容量化が進むストレージ技術)
- 低消費電力型BiCMOS用シャロウトレンチ最適化の検討
- TCADを構成するプロセスシミュレータの開発期間短縮手法の提案 : 標準ライブラリの開発とそれを用いた汎用プロセスシミュレータ
- TCADを構成するプロセスシミュレータの開発期間短縮手法の提案 : 標準ライブラリの開発とそれを用いた汎用プロセスシミュレータ
- TCADを構成するプロセスシミュレータの開発期間短縮手法の提案 : 標準ライブラリの開発とそれを用いた汎用プロセスシミュレータ
- TCADを構成するプロセスシミュレータの開発期間短縮手法の提案 : 標準ライブラリの開発とそれを用いた汎用プロセスシミュレータ
- 64ビットCMOSスーパースケーラーマイクロプロセッサ
- 対拡散モデルを用いた高濃度ホウ素の拡散シミュレーション : 高速計算手法とシミュレーション精度
- 4MビットCMOSダイナミックRAM (半導体メモリ)
- 単一FETセルを用いたSOI DRAM