SOI上に形成された1Tゲインセル(FBC)を使ったメモリ設計 : 4F^2サイズの新原理メモリセルの提案
スポンサーリンク
概要
- 論文の詳細を見る
部分空乏型SOI上のnFETの浮遊ボディに正孔を蓄積させてデータを記憶する1Tゲインセル(FBC:Floating Body Cell)の概念、動作方法、セル構造及びレイアウトの提案を行う。セルサイズは自己整合コンタクトを使えば4F2が可能であり、完全スケーラブルであることもデバイスシミュレーションから明らかになった。FBCの基本動作はデバイスシミュレーションとハードウェア測定により検証された。データ保持時間は30℃で数秒あり、混載メモリとしての仕様を満足する。また、512Kbitメモリの基準セル、センスアンプに関する報告を行う。FBCは非破壊読出し可能なセルであり、センスアンプをオフピッチで設計できるのでセル占有率向上に有利である。アクセス時間は40ns(シミュレーション)。
- 社団法人電子情報通信学会の論文
- 2002-04-04
著者
-
浅尾 吉昭
(株)東芝 研究開発センター
-
東 知輝
東芝マイクロエレクトロニクス(株)
-
藤田 勝之
(株)東芝セミコンダクター社SoC研究開発センター
-
大澤 隆
(株)東芝セミコンダクター社SoC研究開発センター
-
須之内 一正
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
岩田 佳久
(株)東芝 研究開発センター
-
梶山 健
(株)東芝 SoC 研究開発センター
-
浅尾 吉昭
(株)東芝研究開発センター
-
岩田 佳久
株式会社東芝セミコンダクター社半導体研究開発センター
-
大澤 隆
(株)東芝セミコンダクター社半導体研究開発センター
-
藤田 勝之
Center For Semiconductor R&d Toshiba Corporation
-
梶山 健
(株)東芝研究開発センター
-
大澤 隆
(株)東芝 セミコンダクター社 半導体研究開発センター
-
須之内 一正
(株)東芝セミコンダクター社
-
岩田 佳久
東芝 研開セ
-
岩田 佳久
株式会社東芝 セミコンダクター社 半導体研究開発センター
関連論文
- 招待講演 MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM (集積回路)
- Multi-stacked 1G cell/layer pipe-shaped BiCS flash memory (集積回路)
- [特別招待講演]MRAMの高性能化とその課題(MRAM,不揮発メモリ,メモリ,一般)
- 大容量MRAMの展望
- 携帯機器に適した低電圧・高速・高信頼性 16Mb MRAM(新メモリ技術とシステムLSI)
- 4Mb-MRAMのインテグレーション技術
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 高耐熱 Ni_xFe_/Al-oxide/Ta フリー層を用いた強磁性トンネル接合の磁化反転特性
- 大容量、高速、低電力、6F^2 MRAMセルのデバイスデザインおよびプロセスインテグレーション : 新しい磁化反転方式の提案(新型不揮発性メモリ)
- 大容量、高速、低電力、6F^2 MRAMセルのデバイスデザインおよびプロセスインテグレーション : 新しい磁化反転方式の提案
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 大容量MRAM技術の開発 : 新規MTJ形状と精密MTJエッチングによる書き込みマージンの拡大(新型不揮発性メモリ)
- MRAMの特徴とMRAM技術
- MRAM : 開発の最前線
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 35nsサイクルタイムを達成した3.3V単一32Mb NANDフラッシュメモリ
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- Multi-stacked 1G cell/layer pipe-shaped BiCS flash memory (集積回路)
- 三次元NANDフラッシュメモリに最適な縦型アレイデバイス開発(IEDM(先端CMOSデバイス・プロセス技術))
- ある半導体メモリ設計者から見た磁性体への期待
- STT-MRAMに向けた低読出し電圧・高速センスアンプの検討(新メモリ技術とシステムLSI)
- SOI上に形成された1Tゲインセル(FBC)を使ったメモリ設計 : 4F^2サイズの新原理メモリセルの提案
- CT-1-4 3次元積層化NANDフラッシュメモリについて(CT-1.エマージングメモリと3次元集積メモリ,チュートリアルセッション,ソサイエティ企画)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 単一FETセルを用いたSOI DRAM
- Multi-Stacked 1G cell/layer Pipe-shaped BiCS Flash Memory