歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(<特集>IEDM特集:先端CMOSデバイス・プロセス技術)

スポンサーリンク

概要

• 論文の詳細を見る

• 本研究では歪みSi CMOSFET技術のスケーラビリティーを調査した。ゲート長およびソース/ドレイン長をスケーリングすることによってCMOSFETが受ける影響が明らかにした。歪みPMOSFETにおける駆動電流の向上はShallow Trench Isolation (STI)からのストレスにより、ソース/ドレイン長が短くなるとともに減少していく。この問題を解決するために、歪みPMOSFETの最適化を行い、ゲート長40nm、ソースドレイン長240nmの歪みPMOSFETにおいてBulk Si上の従来のPMOSFETに対して11%の駆動電流向上を達成した。さらに、Ring Oscillatorのゲート遅延では歪みSiを用いたことで18%の向上を実現した。この結果は、将来のLSIにおいて歪みSiCMOSFETのスケーラビリティーを維持するために必要な技術となる。

• 社団法人電子情報通信学会の論文
• 2004-01-09

著者

• 大石 周

  東芝セミコンダクター社システムLSI事業部

• 佐貫 朋也

  東芝セミコンダクター社システムLSI事業部

• 吉村 尚郎

  東芝セミコンダクター社システムLSI事業部

• 岩井 正明

  東芝セミコンダクター社システムLSI事業部

• 竹川 陽一

  (株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部

• 須之内 一正

  (株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部

• 木下 朋子

  (株)東芝セミコンダクター社システムLSI事業部

• 野口 達夫

  (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部

• 森政 幸夫

  東芝セミコンダクター社 システムLSI技術開発統括部

• 青田 正司

  東芝セミコンダクター社 システムLSI技術開発統括部

• 木下 朋子

  東芝セミコンダクター社 システムLSI技術開発統括部

• 蓮見 良治

  東芝セミコンダクター社 システムLSI技術開発統括部

• 竹川 陽一

  東芝セミコンダクター社 システムLSI技術開発統括部

• 磯部 和亜樹

  東芝セミコンダクター社 システムLSI技術開発統括部

• 須之内 一正

  東芝セミコンダクター社 システムLSI技術開発統括部

• 野口 達夫

  東芝セミコンダクター社 システムLSI技術開発統括部

• 佐貫 朋也

  株式会社東芝セミコンダクター社システムLSI事業部

関連論文

• 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
• 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
• ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
• 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
• ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
• 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
• 次世代技術の詳細 45nm世代の論理LSI技術を確立 遅延時間を30%以上短縮 (Cover Story 特集 半導体・新進化論--微細化危機を3次元が救う)
• 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
• 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
• 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
• 0.15μm世代以降のサリサイドプロセス
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
• 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
• 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• SOI上に形成された1Tゲインセル(FBC)を使ったメモリ設計 : 4F^2サイズの新原理メモリセルの提案
• レイアウト依存性を考慮したコンパクトモデルの開発(IEDM特集(先端CMOSデバイス・プロセス技術))
• エピタキシャルチャネルMOSFETによるアナログ特性の改善
• レイアウト依存性を考慮したコンパクトモデルの開発

もっと見る 閉じる

スポンサーリンク