混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
スポンサーリンク
概要
- 論文の詳細を見る
Floating body transistor cell(FBC)と名づけたセルサイズ0.21μm^2のSOI上の1トランジスタゲインセルを使った288Kbitメモリ設計について紹介すると同時に、セルの基本特性とこのメモリチップの性能に関する評価結果を述べる。メモリアレー内の"1"データセル及び"0"データセルの閾値電圧をdirect access test circuitにより測定した。また、96Kbitアレーのフェイルビットマップも取得することが出来た。センス方式はプロセスや温度の変動によるセル特性のばらつきをcommon mode noiseとして補償しキャンセルするように設計されている。このセンスアンプの動作が確認出来、100ns以内のアクセス時間を達成することが示された。データ保持時間の測定から将来の混載DRAMのメモリセル候補として有望であることが実証された。
- 社団法人電子情報通信学会の論文
- 2003-08-15
著者
-
山田 浩玲
(株)東芝セミコンダクター社プロセス技術推進センター
-
浜本 毅司
(株)東芝セミコンダクター社
-
篠 智彰
(株)東芝マイクロエレクトロニクス研究所
-
中島 博臣
(株)東芝セミコンダクター社SoC研究開発センター
-
南 良博
(株)東芝セミコンダクター社SoC研究開発センター
-
東 知輝
東芝マイクロエレクトロニクス(株)
-
藤田 勝之
(株)東芝セミコンダクター社SoC研究開発センター
-
大澤 隆
(株)東芝セミコンダクター社SoC研究開発センター
-
井納 和美
(株)東芝セミコンダクター社SoC研究開発センター
-
山田 敬
(株)東芝セミコンダクター社soc研究開発センター
-
梶山 健
(株)東芝 SoC 研究開発センター
-
篠 智彰
(株)東芝セミコンダクター社半導体研究開発センター
-
池橋 民雄
(株)東芝セミコンダクター社
-
福住 嘉晃
(株)東芝セミコンダクター社soc研究開発センター
-
大澤 隆
(株)東芝セミコンダクター社半導体研究開発センター
-
藤田 勝之
Center For Semiconductor R&d Toshiba Corporation
-
梶山 健
(株)東芝研究開発センター
-
中島 博臣
(株)東芝セミコンダクター社半導体研究開発センター
-
大澤 隆
(株)東芝 セミコンダクター社 半導体研究開発センター
-
南 良博
(株)東芝セミコンダクター社半導体研究開発センター
-
篠 智彰
(株)東芝セミコンダクター社soc研究開発センター
-
山田 敬
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
篠 智彰
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
池橋 民雄
(株)東芝 研究開発センター デバイスプロセス開発センター
関連論文
- 招待講演 MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM (集積回路)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 大容量Chain-FeRAM用高信頼微細キャパシタプロセス技術(不揮発性メモリ及び関連プロセス一般)
- 1GビットDRAM用トレンチ・セル技術
- 携帯機器に適した低電圧・高速・高信頼性 16Mb MRAM(新メモリ技術とシステムLSI)
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
- NAND型セルを用いた256Mb DRAM
- リソグラフィー優先設計の6F^2型DRAMセル
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- ESS技術を用いたSON-MOSFETの作成
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 256Mb DRAMのためのNAND型セル技術
- SOI上に形成された1Tゲインセル(FBC)を使ったメモリ設計 : 4F^2サイズの新原理メモリセルの提案
- 超高密度を実現する三次元フラッシュメモリー
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- チャネル長0.1μmSOI MOSFETにおけるself-heatingの影響考察
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 高密度NAND型DRAM技術
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- 低消費電力型BiCMOS用シャロウトレンチ最適化の検討
- 7.次世代携帯端末向けRF MEMS可変容量(ブロードバンド無線通信を支えるマイクロ波ミリ波技術)
- 0.5V動作を可能にした基板電位制御形SOI回路技術 (特集 デバイスに高性能化をもたらすSOI基板)
- 単一FETセルを用いたSOI DRAM
- CMOS混載RF-MEMS可変容量(招待講演,異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- CMOS混載RF-MEMS可変容量(招待講演,異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- CMOS混載RF-MEMS可変容量
- CMOS混載RF-MEMS可変容量