CMOS混載RF-MEMS可変容量
スポンサーリンク
概要
- 論文の詳細を見る
- 2011-11-21
著者
-
柴田 英毅
(株)東芝 プロセス技術研究所
-
下岡 義明
(株)東芝
-
杉崎 吉昭
(株)東芝研究開発センターデバイスプロセス開発センター
-
小川 悦治
(株)東芝研究開発センターデバイスプロセス開発センター
-
齋藤 友博
(株)東芝 研究開発センター デバイスプロセス開発センター
-
山崎 宏明
(株)東芝 研究開発センター デバイスプロセス開発センター
-
池橋 民雄
(株)東芝 研究開発センター デバイスプロセス開発センター
-
杉崎 吉昭
(株)東芝 研究開発センター デバイスプロセス開発センター
関連論文
- Ultra Low-k 膜(k=2.0)及び選択的バリア層CuSiNを適用した32nm世代向けCu配線技術
- 20115 CMP中のLow-k材料界面に作用する応力解析(機械工学が支援する先端デバイス評価技術,OS1 機械工学が支援する微細加工技術(半導体・MEMS・NEMS))
- 20705 ダマシン構造におけるvia部最大応力の有限要素法解析(機械工学が支援する半導体製造技術(I),OS13 機械工学が支援する半導体薄膜製造技術)
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- ポーラス Low-k/Cu 配線におけるダメージ修復技術
- 45nmノード向け高信頼Cuデュアルダマシン配線のためのPVD/ALD/PVD積層バリアメタル構造
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
- 高性能Cu配線に向けたAlピラー技術
- F_2 (Ar) プラズマ前処理を用いたTiN上への選択Wヴィアプラグ形成
- コンタクト同時埋め込みCu配線プロセス