CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響(配線・実装技術と関連材料技術)
スポンサーリンク
概要
- 論文の詳細を見る
CuSiNにはエレクトロマイグレーション(EM)改善効果と配線抵抗の上昇がトレードオフになってしまうという問題があるが、我々はCu配線表面部に酸化層を残すという方法で、そのトレードオフを解決した。そのとき、CuSiNとTi-rich TiN(Ti(N))バリアメタル(-BM)を組み合わせて適用した。表面酸化層はCuO_x還元プロセスのプロセス強度を弱めることで形成し、配線抵抗の低減に成功した。これは、配線抵抗の上昇を引き起こすCu配線中へのSi拡散が表面酸化層の存在により抑制されたためである。CuO_x還元プロセスのプロセス強度を弱めることは配線間絶縁膜へのダメージ低減につながり、その結果、Voltage ramp dielectric breakdown(VRDB)特性が改善した。表面酸化層を形成してもTi系BMと組み合わせることで、CuSiNによるEM特性改善効果は保持された。これは、表面酸化層がSiとTiの分布を表面部粒界に均一になるようにコントロールしたため、EM不良を引き起こすCu原子輸送がCu表面部の粒界全体で抑制されたと考えられる。
- 2011-01-31
著者
-
中尾 慎一
株式会社半導体先端テクノロジーズ
-
柴田 英毅
株式会社東芝セミコンダクター社
-
柴田 英毅
(株)東芝 プロセス技術研究所
-
和田 真
(株)東芝研究開発センターデバイスプロセス開発センター
-
松永 範昭
(株)東芝研究開発センターデバイスプロセス開発センター
-
梶田 明広
(株)東芝研究開発センターデバイスプロセス開発センター
-
林 裕美
(株)東芝セミコンダクター社
-
松永 範昭
東芝
-
坂田 敦子
(株)東芝セミコンダクター社
-
加藤 賢
(株)東芝セミコンダクター社
-
林 裕美
(株)東芝研究開発センターデバイスプロセス開発センター
-
渡邉 桂
(株)東芝研究開発センターデバイスプロセス開発センター
-
坂田 敦子
(株)東芝 研究開発センター デバイスプロセス開発センター
-
中尾 慎一
(株)東芝 研究開発センター デバイスプロセス開発センター
-
松永 範昭
(株)東芝セミコンダクタ一社
-
渡邊 桂
(株)東芝研究開発センターデバイスプロセス開発センター
-
林 裕美
(株)東芝 研究開発センター デバイスプロセス開発センター
-
松永 範昭
(株)東芝 セミコンダクター社
関連論文
- 短TATシリル化ポーラス・シリカ(k=2.1)を用いた32nmノード対応Ultralow-k/Cuデュアルダマシン配線技術(配線・実装技術と関連材料技術)
- Ultra Low-k 膜(k=2.0)及び選択的バリア層CuSiNを適用した32nm世代向けCu配線技術
- 20115 CMP中のLow-k材料界面に作用する応力解析(機械工学が支援する先端デバイス評価技術,OS1 機械工学が支援する微細加工技術(半導体・MEMS・NEMS))
- 20705 ダマシン構造におけるvia部最大応力の有限要素法解析(機械工学が支援する半導体製造技術(I),OS13 機械工学が支援する半導体薄膜製造技術)
- Tiバリア表面窒化プロセスによる低抵抗・高信頼性Cu配線の開発(配線・実装技術と関連材料技術)
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 一括後抜きプロセスを用いた低コストエアギャップ配線技術(配線・実装技術と関連材料技術)
- ポーラス Low-k/Cu 配線におけるダメージ修復技術
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- 45nmノード向け高信頼Cuデュアルダマシン配線のためのPVD/ALD/PVD積層バリアメタル構造
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象( : 低誘電率層間膜及び配線技術)
- 高性能Cu配線に向けたAlピラー技術
- F_2 (Ar) プラズマ前処理を用いたTiN上への選択Wヴィアプラグ形成
- TiバリアメタルによるCu配線信頼性向上
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 45nm node 向け塗布ポーラス low-k 膜の材料設計
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術(配線・実装技術と関連材料技術)
- シリコンULSIにおける多層配線の高密度化,高性能化,高信頼化の手法
- CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響 (シリコン材料・デバイス)
- クォーターミクロン世代に向けての多層配線技術の課題と展望
- 低温プロセスを特徴とする低抵抗TaNx/Ta/TaNxゲート電極・Si_3N_4ゲート絶縁膜MNSFET
- 低温プロセスを特徴とする低抵抗TaNx/Ta/TaNxゲート電極・Si_3N_4ゲート絶縁膜MNSFET
- 低温プロセスを特徴とする低抵抗TaNx/Ta/TaNxメタルゲートFDSOI-CMOS技術
- 高誘電率ゲート絶縁膜の低温形成に関する研究
- 21705 LSI中空配線の機械構造設計(配線2,OS.12 機械工学が支援する微細加工技術(半導体・MEMS・NEMS))
- Low-k層間絶縁膜技術の今後の展望とデバイス適用効果
- 65nm世代以降の Cu/Low-k 多層配線プロセスインテグレーションとCMP技術への要求
- TC-2-2 高性能 SoC 向け多層配線技術の課題と微細実装技術への要求
- 低誘電率層間絶縁膜形成技術 : LSIの高速化を目指して
- 次世代LSIバックエンドに向けた光配線技術
- 超微細Cu配線における電気抵抗率上昇の検討
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術
- CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響(配線・実装技術と関連材料技術)
- 招待講演 ナノカーボン配線 : 微細金属配線代替を目指して (集積回路)
- 招待講演 ナノカーボン配線 : 微細金属配線代替を目指して (シリコン材料・デバイス)
- CMOS混載RF-MEMS可変容量(招待講演,異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- CMOS混載RF-MEMS可変容量(招待講演,異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- CMOS混載RF-MEMS可変容量
- CMOS混載RF-MEMS可変容量
- ナノカーボン配線 : 微細金属配線代替を目指して(先端テクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノカーボン配線 : 微細金属配線代替を目指して(先端テクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 白色LED向け高放熱性ウエーハレベル・チップスケール・パッケー・ジの開発(配線・実装技術と関連材料技術)