低誘電率層間絶縁膜形成技術 : LSIの高速化を目指して
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1997-03-25
著者
関連論文
- Ultra Low-k 膜(k=2.0)及び選択的バリア層CuSiNを適用した32nm世代向けCu配線技術
- 20115 CMP中のLow-k材料界面に作用する応力解析(機械工学が支援する先端デバイス評価技術,OS1 機械工学が支援する微細加工技術(半導体・MEMS・NEMS))
- 20705 ダマシン構造におけるvia部最大応力の有限要素法解析(機械工学が支援する半導体製造技術(I),OS13 機械工学が支援する半導体薄膜製造技術)
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- ポーラス Low-k/Cu 配線におけるダメージ修復技術
- 45nmノード向け高信頼Cuデュアルダマシン配線のためのPVD/ALD/PVD積層バリアメタル構造
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
- 高性能Cu配線に向けたAlピラー技術
- F_2 (Ar) プラズマ前処理を用いたTiN上への選択Wヴィアプラグ形成
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術(配線・実装技術と関連材料技術)
- シリコンULSIにおける多層配線の高密度化,高性能化,高信頼化の手法
- クォーターミクロン世代に向けての多層配線技術の課題と展望
- 21705 LSI中空配線の機械構造設計(配線2,OS.12 機械工学が支援する微細加工技術(半導体・MEMS・NEMS))
- Low-k層間絶縁膜技術の今後の展望とデバイス適用効果
- 65nm世代以降の Cu/Low-k 多層配線プロセスインテグレーションとCMP技術への要求
- TC-2-2 高性能 SoC 向け多層配線技術の課題と微細実装技術への要求
- 低誘電率層間絶縁膜形成技術 : LSIの高速化を目指して
- 次世代LSIバックエンドに向けた光配線技術
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術
- CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響(配線・実装技術と関連材料技術)
- CMOS混載RF-MEMS可変容量(招待講演,異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- CMOS混載RF-MEMS可変容量(招待講演,異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- CMOS混載RF-MEMS可変容量
- CMOS混載RF-MEMS可変容量
- 白色LED向け高放熱性ウエーハレベル・チップスケール・パッケー・ジの開発(配線・実装技術と関連材料技術)