吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
45nm世代で適用するポーラスLow-k膜で問題となる吸湿に起因するヴィア不良(MIVF)を対策するために本研究では特別なパターンを作成して本現象のレイアウト依存を詳細に調査した。その結果、ヴィア近傍の局所的なダミー配線被覆率とダミー配線領域の大きさが本現象に大きく影響を与えていることが確認されこれら2つのレイアウトパラメータを調節することで本現象を抑制できることが確認された。
- 社団法人電子情報通信学会の論文
- 2006-01-30
著者
-
中村 直文
株式会社半導体先端テクノロジーズ
-
松永 範昭
(株)東芝研究開発センターデバイスプロセス開発センター
-
松永 範昭
東芝
-
羽多野 正亮
(株)東芝セミコンダクター社
-
和田 純一
(株)東芝セミコンダクター社
-
蓮沼 正彦
(株)東芝セミコンダクター社
-
長谷川 利昭
ソニー(株)
-
吉田 健司
東芝セミコンダクター社システムlsi事業部
-
岩井 正明
東芝セミコンダクター社システムLSI事業部
-
松岡 史倫
東芝セミコンダクター社システムLSI事業部
-
榎本 容幸
ソニー株式会社
-
山田 誠司
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
藤巻 剛
(株)東芝セミコンダクター社
-
藤巻 剛
株式会社 東芝セミコンダクター社
-
東 和幸
株式会社 東芝セミコンダクター社
-
中村 直文
株式会社 東芝セミコンダクター社
-
松永 範昭
株式会社 東芝セミコンダクター社
-
吉田 健司
株式会社 東芝マイクロエレクトロニクス
-
羽多野 正亮
株式会社 東芝セミコンダクター社
-
蓮沼 正彦
株式会社 東芝セミコンダクター社
-
和田 純一
株式会社 東芝セミコンダクター社
-
西岡 岳
株式会社 東芝セミコンダクター社
-
秋山 和隆
株式会社 東芝セミコンダクター社
-
川島 寛之
ソニー株式会社 半導体事業グループ
-
長谷川 利昭
ソニー株式会社 半導体事業グループ
-
本多 健二
株式会社 東芝セミコンダクター社
-
岩井 正明
株式会社 東芝セミコンダクター社
-
山田 誠司
株式会社 東芝セミコンダクター社
-
松岡 史倫
株式会社 東芝セミコンダクター社
-
東 和幸
(株)東芝セミコンダクター社
-
古田 健司
東芝セミコンダクター社システムlsi事業部
-
松岡 史倫
東芝
-
西岡 岳
(株)東芝セミコンダクター社
-
本多 健二
東芝セミコンダクター社システムlsi事業部
-
中村 直文
株式会社 半導体先端テクノロジーズ
関連論文
- 短TATシリル化ポーラス・シリカ(k=2.1)を用いた32nmノード対応Ultralow-k/Cuデュアルダマシン配線技術(配線・実装技術と関連材料技術)
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 多層銅配線とハイブリッドLow-k構造(porous-PAr/porous-SiOC(k=2.3/2.3)を用いた密着性の研究と密着性エネルギーの改善(配線・実装技術と関連材料技術)
- RIEプラズマ耐性の持つ、ポーラスPE-CVD SiOC膜(k
- Tiバリア表面窒化プロセスによる低抵抗・高信頼性Cu配線の開発(配線・実装技術と関連材料技術)
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 一括後抜きプロセスを用いた低コストエアギャップ配線技術(配線・実装技術と関連材料技術)
- ポーラス Low-k/Cu 配線におけるダメージ修復技術
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- 45nmノード向け高信頼Cuデュアルダマシン配線のためのPVD/ALD/PVD積層バリアメタル構造
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象
- MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象( : 低誘電率層間膜及び配線技術)
- 高性能Cu配線に向けたAlピラー技術
- F_2 (Ar) プラズマ前処理を用いたTiN上への選択Wヴィアプラグ形成
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- TiバリアメタルによるCu配線信頼性向上
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- 微細化限界を打破する最先端CMOSデバイス技術 (特集 明日を切り開くシステムLSI)
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 有機低誘電体膜を用いた多層銅配線技術
- ULSI配線の高信頼化技術
- 結晶制御による金属配線高信頼化技術
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 次世代技術の詳細 45nm世代の論理LSI技術を確立 遅延時間を30%以上短縮 (Cover Story 特集 半導体・新進化論--微細化危機を3次元が救う)
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 45nm node 向け塗布ポーラス low-k 膜の材料設計
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- EUVリソグラフィーを用いた70nmピッチCu/ポーラス低誘電率膜デュアルダマシンインテグレーションの基礎検討(配線・実装技術と関連材料技術)
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術(配線・実装技術と関連材料技術)
- 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
- 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
- CMOS LSIにおけるCu配線のストレスボイディング現象 : via直下に出来るストレスボイドと配線レイアウトとの関係
- 高性能配線技術 (特集 半導体プロセス技術)
- CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響 (シリコン材料・デバイス)
- エピタキシャルチャネルMOSFETによるアナログ特性の改善
- ULSI用単結晶微細配線技術 (薄膜機能材料)
- Cu-Ag合金シードを用いたCu配線の信頼性改善
- ED2000-136 / SDM2000-118 / ICD-2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- フッ素樹脂による低誘電率化の検討
- 低誘電率膜を用いた層間絶縁膜構造における容量シミュレーション
- 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
- CVD Ru/TiN/Ti積層ライナー膜を用いた低抵抗高信頼性Cuコンタクトプラグの形成
- 超微細Cu配線における電気抵抗率上昇の検討
- EUVリソグラフィーを用いた70nmピッチCu/ポーラス低誘電率膜デュアルダマシンインテグレーションの基礎検討
- 低抵抗・高信頼Cu配線のためのシリサイドキャップ技術
- CuSiN/Cu/Ti系バリア構造におけるCu表面酸化層のEM信頼性へ与える影響(配線・実装技術と関連材料技術)
- High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))