ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))

スポンサーリンク

概要

• 論文の詳細を見る

• ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタ(Dopant Segregated Schottky source/drain transistors : DSS FET)をSRAMに適用し、32nm世代LOPデバイスの電源電圧として考えられている0.7Vにおいてその特性を評価した。SRAMのセル電流を40uAで一定とした場合、DSSとStress技術の改善効果によりBit-lineリーク電流はほぼ2桁減少した。一方、Bit-lineリーク電流を10nAで一定にした場合には電源電圧を0.1V減少させることが可能である。

• 社団法人電子情報通信学会の論文
• 2007-08-16

著者

• 東 篤志

  (株)東芝 セミコンダクター社 システムLSI開発センター

• 西村 尚志

  (株)東芝セミコンダクター社半導体研究開発センタープロセス技術推進センター

• 宮下 桂

  (株)東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所 デバイス技術研究所

• 中山 武雄

  (株)東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所 デバイス技術研究所

• 中山 武雄

  東芝セミコンダクター社システムlsi事業部

• 松岡 史倫

  東芝セミコンダクター社システムLSI事業部

• 山田 誠司

  (株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部

• 松岡 史倫

  (株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部

• 小野田 裕之

  (株)東芝セミコンダクター社システムLSI事業部

• 木下 朋子

  (株)東芝セミコンダクター社システムLSI事業部

• 東 篤志

  東芝セミコンダクター社

• 宮下 桂

  東芝

• 小野田 裕之

  東芝

• 東 篤志

  東芝

• 松岡 史倫

  東芝

• 松岡 史倫

  (株)東芝セミコンダクター社システムlsi事業部

関連論文

• 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
• 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
• 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
• 微細化限界を打破する最先端CMOSデバイス技術 (特集 明日を切り開くシステムLSI)
• ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
• 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• 次世代技術の詳細 45nm世代の論理LSI技術を確立 遅延時間を30%以上短縮 (Cover Story 特集 半導体・新進化論--微細化危機を3次元が救う)
• 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
• 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• ポリメタルゲート電極技術
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• 0.15μm世代以降のサリサイドプロセス
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
• 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
• 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
• 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
• 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• TFT SRAMを用いた3D-FPGAの開発(デザインガイア2010 : VLSI設計の新しい大地)
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• メタルゲートトランジスタの性能検証
• メタルゲートトランジスタの性能検証
• エピタキシャルチャネルMOSFETによるアナログ特性の改善
• 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
• High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))

もっと見る 閉じる

スポンサーリンク