High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))
スポンサーリンク
概要
- 論文の詳細を見る
我々は、High-k絶縁膜およびMetal Gateを採用したMOSFET(HK/MG MOSFETs)における全く新しいレイアウト依存性を初めて発見した。それは、閾値電圧(V_t)を大きく変調させるものであり、そのメカニズムを調査するために特別に描かれたTest Structureを用いて様々な実験を行い、そのレイアウト依存性を抑えるためのプロセス最適化を行った。多くのプロセス条件においてこの効果を確認していくことにより、FETの性能・歩留まり・信頼性を劣化させることなくこのレイアウト依存性を抑えることに成功した。
- 2012-01-20
著者
-
西村 尚志
(株)東芝セミコンダクター社半導体研究開発センタープロセス技術推進センター
-
濱口 雅史
株式会社東芝 セミコンダクター社 システムlsi事業部
-
松岡 史倫
東芝セミコンダクター社システムLSI事業部
-
高須 靖夫
(株)東芝セミコンダクタ社プロセス技術開発センター
-
宮下 桂
東芝
-
松岡 史倫
東芝
-
ARNAUD F.
STMicroelectronics
-
ELLER M.
Infineon Technologies
-
Narayanan V.
Ibm Semiconductor Research & Development Center (srdc) Research Division T. J. Watson Research C
-
Kohler S.
Stmicroelectronics
-
Kaste E.
Ibm
-
Celik M.
Stmicroelectronics
-
濱口 雅史
東芝
-
Nair D.
IBM
-
Jaeger D.
IBM
-
西村 尚志
東芝
-
Li W.
IBM
-
Na M-H.
IBM
-
Bernicot C.
STMicroelectronics
-
Liang J.
Infineon Technologies
-
Stahrenberg K.
Infineon Technologies
-
Kim K.
Infineon Technologies
-
Lee K-C.
Samsung Electronics
-
Iwamoto T.
Renesas Electronics
-
Teh Y-W.
GLOBALFOUNDRIES Singapore
-
森 貞之
東芝
-
高須 靖夫
東芝
-
Park JH
Samsung Electronics
-
Song L.
IBM
-
Kim N-S.
GLOBALFOUNDRIES Singapore
-
Kothari H.
STMicroelectronics
-
Han J-P.
Infineon Technologies
-
Miyake S.
Renesas Electronics
-
Meer H.V.
GLOBALFOUNDRIES
-
Barla K.
STMicroelectronics
-
Sherony M.
IBM
-
Donaton R.
IBM
-
Wachnik R.
IBM
-
Chudzik M.
IBM
-
Sudijono J.
GLOBALFOUNDRIES Singapore
-
Ku J.-H.
Samsung Electronics
-
Kim J.D.
Samsung Electronics
-
Sekine M.
Renesas Electronics
-
Johnson S.
GLOBALFOUNDRIES
-
Neumueller W.
Infineon Technologies
-
Sampson R.
STMicroelectronics
-
Divakaruni R.
IBM
-
Narayanan V.
Ibm
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- 微細化限界を打破する最先端CMOSデバイス技術 (特集 明日を切り開くシステムLSI)
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 次世代技術の詳細 45nm世代の論理LSI技術を確立 遅延時間を30%以上短縮 (Cover Story 特集 半導体・新進化論--微細化危機を3次元が救う)
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 0.15μm世代以降のサリサイドプロセス
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
- 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
- Strained-Si for CMOS 65nm node : Si_Ge_ SRB or "Low Cost" approach?
- A Novel Embedded Extension SiGe (e^2SiGe) Process for PFET Performance Enhancement for 45nm Technology and beyond
- High Performance and Low Leakage CMOS for 45nm Low Power Technology and Beyond
- エピタキシャルチャネルMOSFETによるアナログ特性の改善
- 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
- Gate First PFET Poly-Si/TiN/Al_2O_3 Gate Stacks with Inversion Thicknesses Less than 15A for High Performance or Low Power CMOS Applications
- A Study of NBTI and PBTI (Charge Trapping) in High k Stacks with NiSi, TiN, Re Gates
- High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))
- High-K/Metal Gate MOSFETs における新しいレイアウト依存性