45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
本報告にて45nm世代の高集積SRAM混載Low Standby Power(LSTP)技術に対してニッケルフルシリサイド(FUSI)がしきい値ばらつき抑制に対して大きな優位性を持つ技術であることをはじめて明らかにした。今回、FUSI電極を適用することにより、SRAMのスケーリングにとって本質的かつ致命的な障害となるPoly-Si電極中の不純物相互拡散とチャネル不純物ゆらぎの問題を同時に解消することができることを実デバイスで示した。FUSI電極は45nm世代およびそれ以降の世代の高集積SRAMに対して、scalabilityを延命する有効な技術であることを明らかにした。
- 社団法人電子情報通信学会の論文
- 2006-08-10
著者
-
大野 圭一
ソニー株式会社コンスーマプロダクツ&デバイスグループ半導体事業本部セミコンダクタテクノロジー開発部門
-
松尾 浩司
(株)東芝セミコンダクタ社プロセス技術開発センター
-
斎藤 正樹
ソニー(株)
-
濱口 雅史
株式会社東芝 セミコンダクター社 システムlsi事業部
-
谷口 修一
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
渡辺 竜太
東芝セミコンダクター社システムLSI事業部
-
大石 周
東芝セミコンダクター社システムLSI事業部
-
岩井 正明
東芝セミコンダクター社システムLSI事業部
-
松岡 史倫
東芝セミコンダクター社システムLSI事業部
-
齋藤 友博
東芝 セミコンダクター社
-
岡山 康則
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
菰田 泰生
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
英保 亜弓
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
森本 類
ソニー株式会社
-
竹川 陽一
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
深作 克彦
ソニー株式会社
-
山田 誠司
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
長島 直樹
ソニー株式会社
-
岡山 康則
株式会社東芝 セミコンダクター社 システムLSI事業部
-
齋藤 友博
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
大石 周
株式会社東芝 セミコンダクター社 システムLSI事業部
-
中嶋 一明
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
松尾 浩司
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
小野 高稔
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
中山 和宏
株式会社東芝 セミコンダクター社 システムLSI事業部
-
渡辺 竜太
株式会社東芝 セミコンダクター社 システムLSI事業部
-
英保 亜弓
株式会社東芝 セミコンダクター社 システムLSI事業部
-
菰田 泰生
株式会社東芝 セミコンダクター社 システムLSI事業部
-
木村 泰己
株式会社東芝 セミコンダクター社 システムLSI事業部
-
竹川 陽一
株式会社東芝 セミコンダクター社 システムLSI事業部
-
青山 知憲
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
飯沼 俊彦
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
大島 享介
ソニー株式会社 半導体事業グループ
-
齋藤 正樹
ソニー株式会社 半導体事業グループ
-
岩井 正明
株式会社東芝 セミコンダクター社 システムLSI事業部
-
山田 誠司
株式会社東芝 セミコンダクター社 システムLSI事業部
-
松岡 史倫
株式会社東芝 セミコンダクター社 システムLSI事業部
-
大野 圭一
ソニー株式会社
-
青山 知憲
(株)東芝セミコンダクター社
-
小野 高稔
(株)東芝 セミコンダクター社プロセス技術推進センター
-
大島 享介
ソニー株式会社
-
中嶋 一明
東芝
-
中嶋 一明
東芝 セミコンダクター社
-
松岡 史倫
東芝
-
木村 泰己
(株)東芝セミコンダクタ社システムlsi第一事業部システムlsiデバイス技術開発部
関連論文
- 0.9μm Pitch Pixel CMOSイメージセンサ設計手法(固体撮像技術)
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- Cat-CVD法を用いた極薄ゲート絶縁膜の形成
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- 微細化限界を打破する最先端CMOSデバイス技術 (特集 明日を切り開くシステムLSI)
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
- ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
- [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
- (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 0.9μm Pitch Pixel CMOS イメージセンサ設計手法
- ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 次世代技術の詳細 45nm世代の論理LSI技術を確立 遅延時間を30%以上短縮 (Cover Story 特集 半導体・新進化論--微細化危機を3次元が救う)
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- ゾルゲル法によるZrO_2、SrZrO_3薄膜の作製と評価
- ポリメタルゲート電極技術
- W/poly-Si 積層構造による低抵抗ゲート電極(poly-metal ゲート)
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 0.15μm世代以降のサリサイドプロセス
- 100nm世代SOC対応CMOSプロセス
- 1.0V駆動による高性能70nm CMOS技術
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- 最近の展望 メタルゲート技術の最近の展望
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- LaまたはAl添加によるHfSiON/SiO_2界面のダイポール変調に起因する移動度低下と閾値電圧シフトとの相関関係(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 90nm世代におけるSoC向け高集積混載SRAM技術(MRAM,不揮発メモリ,メモリ,一般)
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 界面物理現象理解に基づいたNi-FUSI/SiON及びHfSiON界面の実効仕事関数制御技術
- 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
- 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
- プロセス 0.1μm世代(UX6)トランジスタ技術の開発 (半導体デバイス特集) -- (基盤技術)
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- エピタキシャルチャネルMOSFETによるアナログ特性の改善
- 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
- MOSFETレイアウトによるトランジスタ特性変動の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 22nm世代システムLSIに向けたhigh-k/メタルゲートデバイス技術
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低Noise/高飽和電荷量CMOS Image Sensorの開発(固体撮像技術および一般)
- High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))
- 低Noise/高飽和電荷量 CMOS Image Sensor の開発
- 1.2μm裏面照射型イメージセンサにおける飽和信号増大と混色抑制のための三次元構造(固体撮像技術および一般)