ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
スポンサーリンク
概要
- 論文の詳細を見る
- 2008-03-06
著者
-
山本 亮
ソニー(株)
-
斎藤 正樹
ソニー(株)
-
門村 新吾
ソニー
-
若林 整
NEC
-
若林 整
NEC(株)システムデバイス研究所
-
若林 整
NECラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所
-
山本 雄一
ソニー(株)
-
長島 直樹
ソニー株式会社
-
黛 哲
ソニー(株)
-
王 俊利
ソニー(株)
-
山川 真弥
ソニー(株)
-
舘下 八州志
ソニー(株)
-
平野 智之
ソニー(株)
-
中田 征志
ソニー(株)
-
山口 晋平
ソニー(株)
-
宮波 勇樹
ソニー(株)
-
押山 到
ソニー(株)
-
田中 和樹
ソニー(株)
-
田井 香織
ソニー(株)
-
小川 浩二
ソニー(株)
-
釘宮 克尚
ソニー(株)
-
長濱 嘉彦
ソニー(株)
-
萩本 賢哉
ソニー(株)
-
神田 さおり
ソニー(株)
-
長野 香
ソニー(株)
-
若林 整
ソニー(株)
-
田川 幸雄
ソニー(株)
-
塚本 雅則
ソニー(株)
-
岩元 勇人
ソニー(株)
-
門村 新吾
ソニー(株)
-
長島 直樹
ソニー(株)
-
萩本 賢哉
ソニー株式会社
-
岩元 勇人
ソニー株式会社
-
館下 八州志
ソニー(株)
-
舘下 八州志
ソニー(株) 半導体事業グループテクノロジー開発本部
-
門村 新吾
ソニー(株)セミコンダクタカンパニー 超lsi研究所
関連論文
- hp32/22nmノードに向けたFEOLの技術動向 (特集 半導体プロセスを支える製造・試験装置と材料)
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 伝送線路を用いたオンチップGHzクロック分配手法
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
- ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
- [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
- (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 0.25μmSRAMセンターワードライン型セル
- 有機低誘電体膜を用いた多層銅配線技術
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- ベベルブラシ洗浄プロセスの開発(半導体のプロセス・デバイス(表面,界面,信頼性),一般)
- 次世代半導体デバイスにおける超精密洗浄技術 (特集 工作機械:砥粒加工技術編)
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- バルク型サイリスタを用いた高速動作SRAMセルの開発(新メモリ技術とシステムLSI)
- サイリスタのSRAMへの応用(パワーエレクトロニクスの課題と展望-ワイドバンドギャップ素子の可能性を含めて)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 32nmノードMOSFETのための非対称Raised Source/Drain Extension構造の提案 : 究極のプレーナーMOSFET(プロセス・デバイス・回路シミュレーション及び一般)
- 32nmノードMOSFETのための非対称Raised Source/Drain Extension構造の提案 : 究極のプレーナーMOSFET(プロセス・デバイス・回路シミュレーション及び一般)
- Si(110)基板上CMOSトランジスタ特性のGate酸化プロセス依存性(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- High-k絶縁膜の技術トレンド (マテリアルフォーカス:エレナノ 「High-K絶縁膜」を改質するマテリアル開発の技術トレンド)
- Sub-50-nm CMOS技術と電源電圧最適化
- マサチューセッツ工科大学滞在記
- Cu-Ag合金シードを用いたCu配線の信頼性改善
- ED2000-136 / SDM2000-118 / ICD-2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- フッ素樹脂による低誘電率化の検討
- 低誘電率膜を用いた層間絶縁膜構造における容量シミュレーション
- MOSFETレイアウトによるトランジスタ特性変動の解析(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETレイアウトによるトランジスタ特性変動の解析(プロセス・デバイス・回路シミュレーション及び一般)
- ECRプラズマCVD法によるTi製膜とコンタクトへの適用
- ECRプラズマCVD法によるTiN/Ti膜の形成とコンタクトへの適用
- 低Noise/高飽和電荷量CMOS Image Sensorの開発(固体撮像技術および一般)
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))