0.25μmSRAMセンターワードライン型セル

スポンサーリンク

概要

• 論文の詳細を見る

• 0.25μmSRAM向けに新しいレイアウトである対称型セルを開発した。ワード線はセル中央部を通る1本のみであり、セルサイズ縮小に有利である。ゲートポリシリコンのリングラフィには、シフターエッジ遮光型位相シフト法を用いた。また、TFTはチャネルポリシリコン酸化法によりVdd=2.5VにおいてIon, Ioff7.7桁を達成した。センターワードライン型セルを適用した64KbitSRAMテストチップを作成し、低電圧動作への有効性を確認した。

• 社団法人電子情報通信学会の論文
• 1994-05-26

著者

• 藤田 繁

  ソニー株式会社

• 塚本 雅則

  ソニー(株)

• 木村 忠之

  ソニー(株)

• 滝沢 正明

  ソニーセミコンダクタカンパニー

• 内貴 唯八

  ソニーセミコンダクタカンパニー

• 眞野 三千雄

  ソニーセミコンダクタカンパニー

• 木村 忠之

  ソニーセミコンダクタカンパニー

• 市川 勉

  ソニーセミコンダクタカンパニー

• 塚本 雅則

  ソニーセミコンダクタカンパニー

• 藤田 繁

  ソニーセミコンダクタカンパニー

• 長山 哲洽

  ソニーセミコンダクタカンパニー

• 佐々木 正義

  ソニーセミコンダクタカンパニー

• 市川 勉

  ソニー

• 佐々木 正義

  ソニー(株)セミコンダクターネツトワークカンパニー テクノロジー開発本部

関連論文

• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
• ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
• ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
• [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
• (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
• 0.25μmSRAMセンターワードライン型セル
• コンタクト抵抗特性に与えるTiN/Tiスパッタ密着層形成法の影響
• SBT膜と新構造スタックセルを用いた4Mb FeRAM(デバイス/回路動作 : 強誘電体薄膜とデバイス応用)
• オフセット補償効果のある電流センスアンプを用いた0.35μm 9ns 16Mb CMOS SRAM

スポンサーリンク