コンタクト抵抗特性に与えるTiN/Tiスパッタ密着層形成法の影響
スポンサーリンク
概要
- 論文の詳細を見る
微細コンタクトホールにおけるBlanket W密着層として, TN/Ti系のスパッタ膜が広く用いられている. しかし, 0.25μm世代以降のコンタクトにおいては, ホールアスペクト比増大によるカバレッジ不足と, それに伴うコンタクト特性の悪化が懸念されている. 今回, P+Siコンタクト抵抗特性に与える, TiN/Tiスパッタ膜形成法の影響について評価した結果, 良好なコンタクト特性を得るためには, Ti膜のみならず連続TiN膜のボトムカバレッジ改善が必要であることを確認した. また, 断面TEM/EDX, AES分析結果より, 連続TiN膜のボトムカバレッジがTiN/TiSi2界面への酸素の偏析, 及びシリサイド化抑制に影響していることが明らかとなった.
- 社団法人電子情報通信学会の論文
- 1996-01-26
著者
-
金村 龍一
ソニー
-
金村 龍一
ソニーセミコンダクターソリューションズネットワークカンパニー
-
金村 龍一
ソニー(株)セミコンダクタソリューションネットワークカンパニーセミコンダクタテクノロジー開発部
-
森山 一郎
ソニー(株)セミコンタクタカンパニー第1lsi部門
-
井上 肇
ソニー(株)セミコンタクタカンパニー第1LSI部門
-
鈴木 説男
ソニー(株)セミコンタクタカンパニー第1LSI部門
-
監物 秀憲
ソニー(株)セミコンタクタカンパニー第1LSI部門
-
佐々木 正義
ソニー(株)セミコンタクタカンパニー第1LSI部門
-
佐々木 正義
ソニー(株)セミコンダクターネツトワークカンパニー テクノロジー開発本部
-
井上 肇
ソニー(株)sc Mosプロセス部門
関連論文
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- 0.25μmSRAMセンターワードライン型セル
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- コンタクト抵抗特性に与えるTiN/Tiスパッタ密着層形成法の影響
- SBT膜と新構造スタックセルを用いた4Mb FeRAM(デバイス/回路動作 : 強誘電体薄膜とデバイス応用)
- オフセット補償効果のある電流センスアンプを用いた0.35μm 9ns 16Mb CMOS SRAM
- モンテカルロシュミレーションを用いた、次世代CMOSデバイス対応ソフトエッチコンタクトプロセスの開発
- コリメートスパッタ法で形成したTiN膜の特性