ベベルブラシ洗浄プロセスの開発(半導体のプロセス・デバイス(表面,界面,信頼性),一般)

スポンサーリンク

概要

• 論文の詳細を見る

• ウェハベベル領域に付着するエッチング残渣や膜残りは、プロセス中に剥がれてウェハ表面に再付着し、歩留まり低下の大きな原因になる。我々は、ブラシをベベル領域に接触させることによってベベル領域を局所的に洗浄する技術を開発し、その有効性を提案してきた。ここでは、これまでに我々が行ってきたベベル洗浄プロセスの評価結果を報告する。

• 社団法人電子情報通信学会の論文
• 2009-06-04

著者

• 萩本 賢哉

  ソニー株式会社

• 岩元 勇人

  ソニー株式会社

関連論文

• ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
• ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
• [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
• (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
• バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発
• ベベルブラシ洗浄プロセスの開発(半導体のプロセス・デバイス(表面,界面,信頼性),一般)
• 次世代半導体デバイスにおける超精密洗浄技術 (特集 工作機械:砥粒加工技術編)
• バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• Si(110)基板上CMOSトランジスタ特性のGate酸化プロセス依存性(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)

スポンサーリンク