32nmノードMOSFETのための非対称Raised Source/Drain Extension構造の提案 : 究極のプレーナーMOSFET(プロセス・デバイス・回路シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
新しい非対称raised source/drain extension型MOSFET構造を提案する。この構造では、grooved-gate MOSFETにおいて知られている「コーナー効果」を用いてショートチャネル効果を抑制し、コーナー効果によって生じる電流駆動能力の劣化を非対称な不純物濃度設計によって回避する。これにより、高い電流駆動能力を維持しつつ、製造工程の変動余裕を最大化できる。デバイスシミュレーションの結果、この構造では、エクステンションの接合深さの変動余裕を、電流駆動能力を犠牲にすることなく、最適化した対称構造に比べて3倍に増加させることが可能とわかった。このように、この非対称raised source/drain extension構造は、プレーナー技術で実現する32nmノードMOSFETとして有望な候補の1つと考えられる。
- 社団法人電子情報通信学会の論文
- 2006-09-19
著者
-
舘下 八州志
ソニー(株)
-
小林 敏夫
ソニー(株)セミコンダクタネットワークカンパニー
-
小林 敏夫
ソニー(株) 半導体事業グループテクノロジー開発本部
-
舘下 八州志
ソニー(株) 半導体事業グループテクノロジー開発本部
-
井本 努
ソニー(株)半導体事業グループテクノロジー開発本部
-
井本 努
ソニー(株) 半導体事業グループテクノロジー開発本部
関連論文
- ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
- ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
- [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
- (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
- 32nmノードMOSFETのための非対称Raised Source/Drain Extension構造の提案 : 究極のプレーナーMOSFET(プロセス・デバイス・回路シミュレーション及び一般)
- 32nmノードMOSFETのための非対称Raised Source/Drain Extension構造の提案 : 究極のプレーナーMOSFET(プロセス・デバイス・回路シミュレーション及び一般)
- MONOSメモリのトラップ密度に依存したプログラム特性の解析モデルとMONSメモリへの応用
- 様々なトラップ密度を有するMONOSメモリのトンネル注入に基づくプログラム特性の解析的モデルとMONSメモリの提案
- 4Mbit MONOSメモリーセルアレイにおける狭いVthの分布とセルオペレーションに対する影響
- 半導体プロセス技術 : 情報処理技術 : 過去十年そして今後の十年