ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
スポンサーリンク
概要
- 論文の詳細を見る
次世代の配線技術として期待される有機低誘電率絶縁膜(FLARE^<TM>;K=2.8), およびMSQ(K=2.7)をデュアルダマシンプロセスに適用し, 銅の多層配線を形成した。新規デュアルハードマスクプロセスを用いて有機低誘電率膜で問題となる酸素プラズマ耐性を解決し、ハードマスクをSiO_2からMSQに置き換えることで、さらなる低誘電率化を達成した。今回作製したFLARE^<TM>、MSQを絶縁膜に用いたCu配線は、SiO_2を絶縁膜に用いたCu配線と比較しても、コンタクト抵抗、リーク電流などの電気特性が劣化なく、リングオシレータの配線遅延で、Al/SiO_2配線に比べて33%高速化することを確認した。
- 社団法人電子情報通信学会の論文
- 2000-08-18
著者
-
門村 新吾
ソニー
-
長谷川 利昭
ソニー(株)
-
長谷川 利昭
ソニー株式会社 半導体事業グループ
-
山村 育弘
ソニー株式会社
-
池田 浩一
ソニー株式会社コアテクノロジー&ネットワークカンパニーlsi事業開発本部
-
徳永 和彦
ソニー株式会社コアテクノロジー&ネットワークカンパニーLSI事業開発本部
-
深沢 正永
ソニー株式会社コアテクノロジー&ネットワークカンパニーLSI事業開発本部
-
鬼頭 英至
ソニー株式会社コアテクノロジー&ネットワークカンパニーLSI事業開発本部
-
宮田 幸児
ソニー株式会社コアテクノロジー&ネットワークカンパニーLSI事業開発本部
-
駒井 尚紀
ソニー株式会社コアテクノロジー&ネットワークカンパニーLSI事業開発本部
-
田口 充
ソニー株式会社コアテクノロジー&ネットワークカンパニーLSI事業開発本部
-
平野 信介
ソニー株式会社コアテクノロジー&ネットワークカンパニーLSI事業開発本部
-
辰巳 徹也
ソニー株式会社コアテクノロジー&ネットワークカンパニーLSI事業開発本部
-
門村 新吾
ソニー株式会社コアテクノロジー&ネットワークカンパニーLSI事業開発本部
-
平野 信介
ソニー株式会社コアテクノロジー&ネットワークカンパニーlsi事業開発本部
-
辰巳 徹也
ソニー株式会社コアテクノロジー&ネットワークカンパニーlsi事業開発本部
-
徳永 和彦
ソニー株式会社コアテクノロジー&ネットワークカンパニーlsi事業開発本部
-
山村 育弘
ソニー株式会社コアテクノロジー&ネットワークカンパニーlsi事業開発本部
-
深沢 正永
ソニー株式会社コアテクノロジー&ネットワークカンパニーlsi事業開発本部
-
門村 新吾
ソニー(株)ssncセミコンダクタテクノロジー開発本部プロセスプラットフォーム部門
-
宮田 幸児
ソニー株式会社コアテクノロジー&ネットワークカンパニーlsi事業開発本部
-
鬼頭 英至
ソニー株式会社コアテクノロジー&ネットワークカンパニーlsi事業開発本部
-
田口 充
ソニー株式会社コアテクノロジー&ネットワークカンパニーlsi事業開発本部
-
駒井 尚紀
ソニー株式会社コアテクノロジー&ネットワークカンパニーlsi事業開発本部
-
徳永 和彦
ソニー株式会社 コアデバイス開発本部
-
門村 新吾
ソニー株式会社R&Dプラットフォームセミコンダクタテクノロジー開発部門
関連論文
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- TiバリアメタルによるCu配線信頼性向上
- ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
- ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
- [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
- (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発
- 有機低誘電体膜を用いた多層銅配線技術
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- バルクCMOS向け低閾値電圧・高移動度デュアルメタルゲートトランジスタの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バルク型サイリスタを用いた高速動作SRAMセルの開発(新メモリ技術とシステムLSI)
- サイリスタのSRAMへの応用(パワーエレクトロニクスの課題と展望-ワイドバンドギャップ素子の可能性を含めて)
- 0.18μmMRAMをビークルとしたMRAM大容量化の検討(新型不揮発性メモリ)
- 高MR比CoFeB MTJを使用したMRAMの試作
- Cu-Ag合金シードを用いたCu配線の信頼性改善
- ED2000-136 / SDM2000-118 / ICD-2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- ED2000-136 / SDM2000-118 / ICD2000-72 低誘電率膜を用いたCuデュアルダマシン配線の形成技術
- フッ素樹脂による低誘電率化の検討
- 低誘電率膜を用いた層間絶縁膜構造における容量シミュレーション
- ECRプラズマCVD法によるTi製膜とコンタクトへの適用
- ECRプラズマCVD法によるTiN/Ti膜の形成とコンタクトへの適用
- 多結晶酸化物半導体TFTを用いたアクティブマトリクス有機ELディスプレイの開発
- 1.2μm裏面照射型イメージセンサにおける飽和信号増大と混色抑制のための三次元構造(固体撮像技術および一般)