不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(<特集>IEDM(先端CMOSデバイス・プロセス技術))

スポンサーリンク

概要

• 論文の詳細を見る

• 不純物偏析(DS) Schottkyソース/ドレイン(S/D)を用いた高性能FinFETを作製した。寄生抵抗の低減により、ゲート長(L_g)15nmのnFETにおいて、ドレイン電圧(V_d)1.0V、オフ電流(I_<off>)100nA/μmの時、駆動電流(I_<on>)960μA/μmを得た。また、DS-Schottky S/DのCMOS-FinFET (L_g=15nm)を用いたリングオシレーターの発振を実証し、伝播遅延時間(τ_<pd>)は5ps/stage未満を得た。

• 社団法人電子情報通信学会の論文
• 2007-01-19

著者

• 窪田 壮男

  株式会社半導体先端テクノロジーズ

• 石内 秀美

  (株)東芝セミコンダクター社SoC研究開発センター

• 松尾 浩司

  (株)東芝セミコンダクタ社プロセス技術開発センター

• 石丸 一成

  (株)東芝セミコンダクター社半導体研究開発センター

• 稲葉 聡

  東芝セミコンダクター社半導体研究開発センター

• 岡野 王俊

  (株)東芝セミコンダクター社半導体研究開発センター

• 青木 伸俊

  (株)東芝研究開発センターデバイスプロセス開発センター

• 青木 伸俊

  マイクロエレクトロニクス研

• 豊島 義明

  東芝セミコンダクター社半導体研究開発センター

• 大村 光弘

  東芝 セミコンダクター社 プロセス技術推進センター

• 石内 秀美

  東芝 セミコンダクター社 半導体研究開発センター

• 水島 一郎

  株式会社東芝セミコンダクター社 プロセス技術推進センター

• 水島 一郎

  東芝 セミコンダクター社 プロセス技術推進センター

• 金村 貴永

  (株)東芝 セミコンダクター社SoC研究開発センター

• 木下 敦寛

  東芝研究開発センター

• 金子 明生

  東芝 セミコンダクター社 プロセス技術推進センター

• 八木下 淳史

  東芝 セミコンダクター社 プロセス技術推進センター

• 矢橋 勝典

  東芝 セミコンダクター社 プロセス技術推進センター

• 窪田 壮男

  東芝 セミコンダクター社 プロセス技術推進センター

• 大村 光広

  東芝 セミコンダクター社 プロセス技術推進センター

• 松尾 浩司

  東芝 セミコンダクター社 プロセス技術推進センター

• 岡野 王俊

  東芝 セミコンダクター社 半導体研究開発センター

• 川崎 博久

  東芝 セミコンダクター社 半導体研究開発センター

• 泉田 貴士

  東芝 セミコンダクター社 半導体研究開発センター

• 金村 貴永

  東芝 セミコンダクター社 半導体研究開発センター

• 青木 伸俊

  東芝 セミコンダクター社 半導体研究開発センター

• 古賀 淳二

  東芝研究開発センターLSI基盤技術ラボラトリー

• 稲葉 聡

  東芝 セミコンダクター社 半導体研究開発センター

• 石丸 一成

  東芝 セミコンダクター社 半導体研究開発センター

• 豊島 義明

  東芝 セミコンダクター社 半導体研究開発センター

• 須黒 恭一

  東芝 セミコンダクター社 プロセス技術推進センター

• 江口 和弘

  東芝 セミコンダクター社 プロセス技術推進センター

• 綱島 祥隆

  東芝 セミコンダクター社 プロセス技術推進センター

• 水島 一郎

  東芝セミコンダクター社プロセス技術推進センター

• 木下 敦寛

  東芝研究開発センターlsi基盤技術ラボラトリー

• 青木 伸俊

  東芝セミコンダクター社半導体研究開発センター

• 川崎 博久

  (株)東芝セミコンダクター社半導体研究開発センター

• 江口 和弘

  半導体理工学センター(STARC)

• 金子 明生

  東芝セミコンダクター社 プロセス技術推進セ

• 青木 伸俊

  東芝 セミコンダクター社 半導体研究開発セ

• 金村 貴永

  半導体研究開発センター:株式会社東芝

• 金村 貴永

  東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所

• 八木下 淳史

  (株)東芝セミコンダクター社プロセス技術推進センター

• 水島 一郎

  東芝セミコンダクター社 プロセス技術推進セ

• 泉田 貴士

  (株)東芝セミコンダクター社半導体研究開発センター

関連論文

• 短TATシリル化ポーラス・シリカ(k=2.1)を用いた32nmノード対応Ultralow-k/Cuデュアルダマシン配線技術(配線・実装技術と関連材料技術)
• hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
• 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
• 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
• 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
• 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
• 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
• 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
• 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
• ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
• ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• SON-MOSFETの作製とULSIへの応用
• ESS技術を用いたSON-MOSFETの作成
• 26aYL-3 第一原理計算によるSi結晶中のB_2クラスターの振動モード解析
• 31a-ZA-13 Si中の不純物による共鳴振動モードの第一原理的研究
• SCM測定のシミュレーション解析
• 8a-S-10 第一原理計算によるSi中のBクラスターのRaman及びIRスペクトルの研究
• 31a-E-2 第一原理計算によるSi中のB_クラスターの研究III
• 第一原理計算によるSi中のB_クラスターの研究II
• ベース抵抗を低減したSOIラテラルBJT
• SiON pMOSFETに対するNBTI劣化のモデリング(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
• 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
• バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
• hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
• 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
• CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
• 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
• 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
• 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
• SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• SRAM: 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• SON-MOSFETの作製とULSIへの応用
• SCM測定のシミュレーション解析
• SCM測定のシミュレーション解析
• SCM測定のシミュレーション解析
• 3a-M-9 第一原理計算によるSi中のB_クラスターの研究
• 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
• 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
• Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• HfSiONゲート絶縁膜のヒステリシスに寄与するトラップの解析(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
• HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
• 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
• (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
• 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
• 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 90nm世代におけるSoC向け高集積混載SRAM技術(MRAM,不揮発メモリ,メモリ,一般)
• 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析(IEDM特集(先端CMOSデバイス・プロセス技術))
• 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
• 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
• シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
• アルゴンイオン注入のSOI-NMOSFET特性に対する影響
• チャネル長0.1μmSOI MOSFETにおけるself-heatingの影響考察
• 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
• 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 90nmノード高性能部分空乏型SOI CMOSデバイス
• 低消費電力型BiCMOS用シャロウトレンチ最適化の検討
• 耐圧計算における物理モデルの検討
• トレンチキャパシタセルによるDRAM混載LSI技術
• 対拡散モデルを用いた高濃度ホウ素の拡散シミュレーション : 高速計算手法とシミュレーション精度
• 21世紀のULSI製造技術の概観
• 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析
• 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析
• DMA SRAM TEGにより解析したSRAMのスタティックノイズマージンにおけるDIBLばらつきの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
• Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
• Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析
• Takeuchi プロットを用いた High-k/Metal-Gate MOSFET のばらつき評価
• 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析
• Takeuchi プロットを用いた High-k/Metal-Gate MOSFET のばらつき評価
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討
• ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討

もっと見る 閉じる

スポンサーリンク