ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
スポンサーリンク
概要
- 論文の詳細を見る
我々はこれまでに、0.1um以下の世代の高性能トランジスタについてメタルゲート電極と高誘電体ゲート絶縁膜を使うことのできるダマシンゲートプロセスを提案してきた。しかし、バリアメタルTiNの結晶配向のバラツキがトランジスタのしきい値に影響していた。そこで、TiNの結晶配向をコントロールできるinorganic-CVD技術を開発し、この技術を使ってしきい値バラツキの低減とトランスコンダクタンスの向上を図ることが出来た。また、ソースドレインサリサイドプロセスもダマシンゲートプロセスではサリサイド後にゲート酸化やチャネルイオン注入の活性化アニールといった熱工程が加わるためアグロメレーションを起こす問題点があった。そこで、サリサイド後に不純物イオン注入を行う(Implantation Through salicide)ことでCoSi_2のアグロメレーションを抑制し、トランジスタ特性を向上することが出来た。
- 社団法人電子情報通信学会の論文
- 2000-08-18
著者
-
村越 篤
(株)東芝 セミコンダクター社 プロセス技術推進センター
-
松尾 浩司
(株)東芝セミコンダクタ社プロセス技術開発センター
-
赤坂 泰志
東京エレクトロン株式会社
-
尾本 誠一
株式会社東芝セミコンダクター社プロセス技術推進センター
-
小澤 良夫
株式会社東芝セミコンダクター社プロセス技術推進センター
-
小澤 良夫
株式会社東芝
-
齋藤 友博
東芝 セミコンダクター社
-
齋藤 友博
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
中嶋 一明
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
松尾 浩司
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
飯沼 俊彦
株式会社東芝 セミコンダクター社 プロセス技術推進センター
-
矢野 博之
株式会社東芝セミコンダクター社プロセス技術推進センター
-
八木下 淳史
株式会社東芝セミコンダクター社プロセス技術推進センター
-
犬宮 誠治
株式会社東芝セミコンダクター社プロセス技術推進センター
-
村越 篤
株式会社東芝セミコンダクター社プロセス技術推進センター
-
赤坂 泰志
株式会社東芝セミコンダクター社プロセス技術推進センター
-
南幅 学
株式会社東芝セミコンダクター社プロセス技術推進センター
-
松井 之輝
株式会社東芝セミコンダクター社プロセス技術推進センター
-
HIEDA Katsuhiko
株式会社東芝セミコンダクター社プロセス技術推進センター
-
綱島 祥隆
株式会社東芝セミコンダクター社プロセス技術推進センター
-
須黒 恭一
株式会社東芝セミコンダクター社プロセス技術推進センター
-
有門 経敏
株式会社東芝セミコンダクター社プロセス技術推進センター
-
奥村 勝弥
株式会社東芝セミコンダクター社プロセス技術推進センター
-
犬宮 誠治
(株)東芝セミコンダクター社 プロセス技術開発センター
-
須黒 恭一
東芝 セミコンダクター社 プロセス技術推進センター
-
綱島 祥隆
東芝 セミコンダクター社 プロセス技術推進センター
-
中嶋 一明
東芝
-
中嶋 一明
東芝 セミコンダクター社
-
有門 経敏
(株)東芝セミコンダクター社プロセス技術推進センター
-
奥村 勝弥
東京大学先端科学技術研究センター
-
犬宮 誠治
東芝
-
八木下 淳史
(株)東芝セミコンダクター社プロセス技術推進センター
関連論文
- 低速陽電子ビームを用いたhigh-kゲート絶縁膜の空隙の評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 金属電極/high-k絶縁膜キャパシタのフラットバンド電圧特性に与える仕事関数変調及び熱処理の影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 先端DRMAでのSiONゲート絶縁膜における窒素プロファイルと素子特性について(プロセス科学と新プロセス技術)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- CMOSデバイスにおける酸化膜欠陥のインプロセススクリーニング技術の検討
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- ESS技術を用いたSON-MOSFETの作成
- シリコンの表面マイグレーションを利用した新しい基板エンジニアリング 〜ESS(Empty Space in Siliton) による大面積 SON(Silicon on Nothing)の形成〜
- シリコンの表面マイグレーションを利用した大面積SON(Silicon on Noting)の形成
- ED2000-131 / SDM2000-113 / ICD-2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- シリコン中における高濃度ボロンの固溶状態
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- 次世代極薄ゲート酸窒化膜形成技術
- 高電子移動度0.9nm-EOT TaSix/HfSiONゲートスタックの形成(先端CMOSデバイス・プロセス技術)
- 金属/Hf系高誘電率絶縁膜界面の統一理論 : ゲート金属の設計指針(先端CMOSデバイス・プロセス技術)
- 大容量メモリ混載システムLSI用低温プロセスの開発(先端CMOS及びプロセス関連技術)
- ポリメタルゲート電極技術
- W/poly-Si 積層構造による低抵抗ゲート電極(poly-metal ゲート)
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 微細High-k/メタルゲートデバイスにおけるキャリア移動度とT_スケーリングの関係および22nmノードに向けたデバイス設計ガイドライン(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
- CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 0.15μm世代以降のサリサイドプロセス
- テトラクロロシラン-シリコン窒化膜によるボロン突き抜けの抑制および高性能デュアルゲートDRAMの実現
- テトラクロロシラン-シリコン窒化膜によるボロン突き抜けの抑制および高性能デュアルゲートDRAMの実現
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- 最近の展望 メタルゲート技術の最近の展望
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- コンタクト同時埋め込みCu配線プロセス
- Dual Damascene によるCu配線形成
- フラッシュランプを用いた新しいPZT膜結晶化技術
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- LaまたはAl添加によるHfSiON/SiO_2界面のダイポール変調に起因する移動度低下と閾値電圧シフトとの相関関係(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 界面物理現象理解に基づいたNi-FUSI/SiON及びHfSiON界面の実効仕事関数制御技術
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- キャラクタプロジェクション法のためのセルライブラリ開発手法(プロセッサ, DSP, 画像処理技術及び一般)
- CMOSデバイスにおける酸化膜欠陥のインプロセススクリーニング技術の検討
- Si/SiO_2界面歪緩和によるトンネル酸化膜の信頼性向上(高温希釈ウエット酸化プロセスの検討)
- HfSiON高誘電率ゲート絶縁膜技術
- プラズマ窒化を用いた低消費電力CMOS用高移動度・低リーク電流Poly-Si/HfSiONゲートスタックの形成(IEDM特集:先端CMOSデバイス・プロセス技術)
- シリコンインターポーザー高密度実装技術
- シリコンインターポーザー高密度実装技術
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- 単結晶浮遊ゲート電極を用いた不揮発性メモリセルの検討
- TEOSとtert-butoxideを用いたZr/Hfシリケイト薄膜の熱CVD
- 不純物偏析を利用した低障壁ショットキートランジスタ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 不純物偏析を利用した低障壁ショットキートランジスタ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 不純物偏析ショットキー接合トランジスタ
- Systematic studies on Fermi level pining of Hf-based high-k gate stacks
- Full-Metal-Gate Integration of Dual-Metal-Gate HfSiON CMOS Transistors by Using Oxidation-Free Dummy-Mask Process
- Guiding Principle of Energy Level Controllability of Silicon Dangling Bond in HfSiON
- Wide Controllability of Flatband Voltage in La_2O_3 Gate Stack Structures : Remarkable Advantages of La_2O_3 over HfO_2
- First-principles studies on metal induced gap states (MIGS) at metal/high-k HfO_2 interfaces
- Metal Gate Technology for High-Performance Transistors (新しい地球環境と豊かなネットワーク社会を生み出す半導体技術) -- (セッション8 先端デバイス技術--限りなき微細化・高機能化への挑戦)
- 22nm世代システムLSIに向けたhigh-k/メタルゲートデバイス技術
- Material Selection for the Metal Gate/High-k Transistors
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)