シリコンの表面マイグレーションを利用した新しい基板エンジニアリング 〜ESS(Empty Space in Siliton) による大面積 SON(Silicon on Nothing)の形成〜
スポンサーリンク
概要
著者
-
佐藤 力
株式会社 東芝セミコンダクター社
-
佐藤 力
(株)東芝セミコンダクタ社プロセス技術開発センター
-
水島 一郎
株式会社東芝セミコンダクター社 プロセス技術推進センター
-
水島 一郎
東芝 セミコンダクター社 プロセス技術推進センター
-
水島 一郎
(株)東芝 研究開発センター
-
綱島 祥隆
(株)東芝 セミコンダクター社
-
綱島 祥隆
東芝 セミコンダクター社 プロセス技術推進センター
-
水島 一郎
東芝セミコンダクター社プロセス技術推進センター
-
水島 一郎
東芝セミコンダクター社 プロセス技術推進セ
-
綱島 祥隆
(株)東芝
-
水島 一郎
(株)東芝 セミコンダクター社プロセス技術推進センター
関連論文
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- ED2000-138 / SDM2000-120 / ICD-2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- ESS技術を用いたSON-MOSFETの作成
- シリコンの表面マイグレーションを利用した新しい基板エンジニアリング 〜ESS(Empty Space in Siliton) による大面積 SON(Silicon on Nothing)の形成〜
- シリコンの表面マイグレーションを利用した大面積SON(Silicon on Noting)の形成
- ED2000-131 / SDM2000-113 / ICD-2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- 26aYL-3 第一原理計算によるSi結晶中のB_2クラスターの振動モード解析
- 31a-ZA-13 Si中の不純物による共鳴振動モードの第一原理的研究
- SCM測定のシミュレーション解析
- 8a-S-10 第一原理計算によるSi中のBクラスターのRaman及びIRスペクトルの研究
- 31a-E-2 第一原理計算によるSi中のB_クラスターの研究III
- 第一原理計算によるSi中のB_クラスターの研究II
- シリコン中における高濃度ボロンの固溶状態
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- ED2000-131 / SDM2000-113 / ICD2000-67 シリコンの表面マイグレーションを用いたSON(Silicon on Nothing)構造の形成技術
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- 3a-M-9 第一原理計算によるSi中のB_クラスターの研究
- サブ100nm向けエレベートソース・ドレイン構造の設計指針
- テトラクロロシラン-シリコン窒化膜によるボロン突き抜けの抑制および高性能デュアルゲートDRAMの実現
- テトラクロロシラン-シリコン窒化膜によるボロン突き抜けの抑制および高性能デュアルゲートDRAMの実現
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- ED2000-138 / SDM2000-120 / ICD2000-74 ダマシンメタルゲートトランジスタ技術 : しきい値バラツキの低減とソースドレインサリサイドのインテグレーション
- HfSiO(N)膜の欠陥生成と絶縁破壊機構(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 薄膜アモルファスシリコンの低温結晶化(プロセス科学と新プロセス技術)
- 東京都玉川上水の水路法面崩落と樹木管理に関する研究
- HfSiON高誘電率ゲート絶縁膜技術
- プラズマ窒化を用いた低消費電力CMOS用高移動度・低リーク電流Poly-Si/HfSiONゲートスタックの形成(IEDM特集:先端CMOSデバイス・プロセス技術)
- 低Hf濃度キャップ層(Hf=6%)形成によるHfSiONゲート絶縁膜の電気特性および信頼性向上とそのメカニズム
- 単結晶浮遊ゲート電極を用いた不揮発性メモリセルの検討
- シリコン中のB_クラスターの構造と物性
- 28pRF-3 Siへの高濃度Bドーピング : 実験からのアプローチ(28pRF 領域10,領域4,領域8合同シンポジウム:高濃度ドープへの挑戦とそれに伴う格子欠陥の解決,領域10(誘電体,格子欠陥,X線・粒子線,フォノン物性))
- 28pRF-3 Siへの高濃度Bドーピング : 実験からのアプローチ(28pRF 領域10,領域4,領域8合同シンポジウム:高濃度ドープへの挑戦とそれに伴う格子欠陥の解決,領域8(強相関系:高温超伝導,強相関f電子系など))
- 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析