8a-S-10 第一原理計算によるSi中のBクラスターのRaman及びIRスペクトルの研究
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人日本物理学会の論文
- 1997-09-16
著者
-
山内 淳
慶大理工
-
青木 伸俊
マイクロエレクトロニクス研
-
水島 一郎
株式会社東芝セミコンダクター社 プロセス技術推進センター
-
水島 一郎
マイクロエレクトロニクス研
-
山内 淳
東芝 基礎研
-
水島 一郎
東芝セミコンダクター社プロセス技術推進センター
-
青木 伸俊
東芝セミコンダクター社半導体研究開発センター
-
水島 一郎
東芝セミコンダクター社 プロセス技術推進セ
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 30p-PSA-25 有機反強磁性体TPVの中性子回折
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術