耐圧計算における物理モデルの検討
スポンサーリンク
概要
- 論文の詳細を見る
MOSFETにおける耐圧と物理モデルの関係を調べた。物理モデルとしては、衝突イオン化とバンド間トンネル電流を考慮。衝突イオン化率の計算には、界面とバルクを統合するモデルを採用。バンド間トンネル確率の計算には、Kaneのモデルを改良したモデルを用いた。ON耐圧では、衝突イオン化が耐圧の予測精度を決める。特に、Single S/D pMOSFETやLDD構造では、統合モデルが有効である。一方、OFF耐圧や素子分離領域の耐圧の予測精度は、バンド間トンネル電流によって決まる。
- 社団法人電子情報通信学会の論文
- 1996-09-27
著者
-
松沢 一也
(株)半導体理工学研究センター(STARC)
-
青木 伸俊
マイクロエレクトロニクス研
-
大脇 幸人
(株)東芝先端半導体デバイス研究所
-
青木 伸俊
東芝セミコンダクター社半導体研究開発センター
-
執行 直之
(株)東芝 ULSI研究所
-
松沢 一也
東芝ULSI研究所
-
大脇 幸人
東芝ULSI研究所
-
青木 伸俊
東芝デバイス技術研究所
-
執行 直之
東芝デバイス技術研究所
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 不純物に起因するポテンシャル揺らぎの電子移動度への影響
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- SON-MOSFETの作製とULSIへの応用
- ESS技術を用いたSON-MOSFETの作成
- 26aYL-3 第一原理計算によるSi結晶中のB_2クラスターの振動モード解析
- 31a-ZA-13 Si中の不純物による共鳴振動モードの第一原理的研究
- SCM測定のシミュレーション解析
- 8a-S-10 第一原理計算によるSi中のBクラスターのRaman及びIRスペクトルの研究
- 31a-E-2 第一原理計算によるSi中のB_クラスターの研究III
- 第一原理計算によるSi中のB_クラスターの研究II
- SiON pMOSFETに対するNBTI劣化のモデリング(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
- CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- SON-MOSFETの作製とULSIへの応用
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- 3a-M-9 第一原理計算によるSi中のB_クラスターの研究
- 不純物に起因するポテンシャル揺らぎの電子移動度への影響
- 微細デバイスにおける電流ゆらぎシミュレーションのデバイス・サイズ依存性
- 微細デバイスにおける電流ゆらぎシミュレーションのデバイス・サイズ依存性
- 微細デバイスにおける電流ゆらぎシミュレーションのデバイス・サイズ依存性
- 微細デバイスにおける電流ゆらぎシミュレーションのデバイス・サイズ依存性
- 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- ソースにSiGe領域を形成したSOI・MOSFETにおけるドレイン破壊電圧改善のシミュレーション解析
- SiGeソース構造によるSOI MOSFET基板浮遊効果の抑制 : SiGe構造パラメータ依存性
- 耐圧計算における物理モデルの検討
- TCADを用いたMOSFETの感度・統計解析
- TCADを用いたMOSFETの感度・統計解析
- TCADを用いたMOSFETの感度・統計解析
- TCADを用いたMOSFETの感度・統計解析
- 格子依存性を緩和した反転層移動度モデル
- 格子依存性を緩和した反転層移動度モデル
- 格子依存性を緩和した反転層移動度モデル
- 格子依存性を緩和した反転層移動度モデル
- Siの真性キャリア密度は?
- HDP-CVD形状シミュレーションのキャリブレーション手法
- HDP-CVD形状シミュレーションのキャリブレーション手法
- HDP-CVD形状シミュレーションのキャリブレーション手法
- 埋込チャネルMOSFETのSスイングと短チャネル効果の改善 : Counter-Doped Surface-Channel MOSFET (CDSC)(ディープサブミクロンMOSトランジスタ技術小特集)