SiGeソース構造によるSOI MOSFET基板浮遊効果の抑制 : SiGe構造パラメータ依存性
スポンサーリンク
概要
- 論文の詳細を見る
SiGe層をソース電極に形成した完全空乏化型n-ch SOIMOSFETにおいて、SiGe層の主な構造パラメータ(膜厚、パンドギャップソース/チャネル間pn接合からの相対位置)を変化させたときの基板浮遊効果の抑制を、シミュレーションと実素子の評価により調べた.シミュレーションからSiGeの膜厚は厚くすればするほど、パンドギャップが狭いほど基板浮遊効果は抑制される事がわかった. SiGe端がソース/チャネルpn接合ヘソース内から近づくほど抑制効果は大きくなり、わずかにチャネル内まで入り込んだところで最大の抑制効果か得られることか判った.Geのイオン注入を用いた素子試作結果から、シミュレーションで予測された基板浮遊効果抑制のバンドギャップ依存性が再現された.
- 社団法人電子情報通信学会の論文
- 1995-12-08
著者
-
吉見 信
(株)東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所
-
寺内 衛
東芝研究開発センター先端半導体デバイス研究所
-
寺内 衛
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
竹野 史郎
(株)東芝 研究開発センター
-
西山 彰
東京工業大学大学院総合理工学研究科
-
西山 彰
(株)東芝研究開発センター
-
有隅 修
(株)東芝セミコンダクター社プロセス技術推進センター
-
西山 彰
東芝 研究開発センター
-
吉見 信
SOITEC Asia
-
松澤 一也
東芝 研究開発センター
-
鈴木 健
(株)東芝 ソフトウェアプロダクト部
-
松澤 一也
(株)東芝 ULSI研究所
-
執行 直之
(株)東芝 ULSI研究所
-
竹野 史郎
東芝研究開発センターLSI基盤技術ラボラトリー
-
有隅 修
(株)東芝 Ulsi研究所
-
竹野 史郎
(株)東芝研究開発センター環境技術研究所
-
吉見 信
東芝 Soc研開セ
-
鈴木 健
(株)東芝研究開発センター環境技術研究所
-
西山 彰
(株)東芝 研究開発センター
関連論文
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- SOI集積回路に対する基板浮遊効果の影響
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SiナノワイヤへのNiシリサイド形成と過剰な侵入とその抑制に関する検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 半導体デバイス開発におけるTEMの活用 高誘電体膜の場合
- V. デバイス, デバイス材料
- EOT=0.5nmに向けた希土類MOSデバイスの高温短時間熱処理の検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- SOI基板材料の品質評価と技術課題
- サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
- サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
- 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- アモルファスZrシリケートゲート絶縁膜を用いたGe p-MOSFETの正孔移動度
- HfSiONその高耐熱性に基づくhigh-kゲート絶縁膜としての期待と残された課題(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONその高耐熱性に基づくhigh-kゲート絶縁膜としての期待と残された課題(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ゲートリークの救世主、それはHigh-k!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- SOIを用いた0.5V動作CMOSロジックの設計法
- SOIを用いた0.5V動作CMOSロジックの設計法
- フラッシュランプを用いた新しいPZT膜結晶化技術
- 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 界面物理現象理解に基づいたNi-FUSI/SiON及びHfSiON界面の実効仕事関数制御技術
- 硬X線光電子分光法を用いた半導体デバイスの分析
- 反射電子エネルギー分光法(REELS)によるHfSiO_x膜の評価(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- ジルコニウム窒化膜低温酸化による耐熱性窒素添加ZrO_2ゲート絶縁膜
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- チャネル長0.1μmSOI MOSFETにおけるself-heatingの影響考察
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- インターネットを利用した全文検索システム
- 絶縁膜の結合状態、誘電特性評価法としてのTEM-EELSのポテンシャル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 29p-PS-81 新しいSr-V-O層状酸化物の構造と磁気特性
- 28a-APS-15 Sr-V-O層状ペロブスカイトの構造と磁気異常
- Ni-FUSI/SiO(N)界面不純物効果とFUGE(Fully Germanided)電極の仕事関数決定要因の考察(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- ソースにSiGe領域を形成したSOI・MOSFETにおけるドレイン破壊電圧改善のシミュレーション解析
- SiGeソース構造によるSOI MOSFET基板浮遊効果の抑制 : SiGe構造パラメータ依存性
- Bi_Pb_xSr_2CaCu_2O_及びBi_Pb_ySr_2YCu_2O_
- 1)電子線アニール技術を用いた三次元イメージプロセッサの試作と評価(テレビジョン電子装置研究会)
- 耐圧計算における物理モデルの検討
- 24aYK-7 CBED法を用いたデバイス中の歪分布測定(24aYK X線・粒子線(電子線),領域10(誘電体,格子欠陥,X線・粒子線,フォノン物性))
- インターネットを利用した翻訳システム
- 21aYM-10 デバイス中の不鮮明なHOLZ線の解析(X線・粒子線(中性子),領域10(誘電体,格子欠陥,X線・粒子線,フォノン物性))
- Ba_Sr_TiO_3/SrRuO_3キャパシタの膜微細構造
- TCADを用いたMOSFETの感度・統計解析
- TCADを用いたMOSFETの感度・統計解析
- TCADを用いたMOSFETの感度・統計解析
- TCADを用いたMOSFETの感度・統計解析
- ACストレス下のNBTIに及ぼす極薄SiON膜中窒素プロファイルの影響
- 格子依存性を緩和した反転層移動度モデル
- 格子依存性を緩和した反転層移動度モデル
- 格子依存性を緩和した反転層移動度モデル
- 格子依存性を緩和した反転層移動度モデル
- Siの真性キャリア密度は?
- 分析電子顕微鏡による半導体材料の評価
- HDP-CVD形状シミュレーションのキャリブレーション手法
- HDP-CVD形状シミュレーションのキャリブレーション手法
- HDP-CVD形状シミュレーションのキャリブレーション手法
- 埋込チャネルMOSFETのSスイングと短チャネル効果の改善 : Counter-Doped Surface-Channel MOSFET (CDSC)(ディープサブミクロンMOSトランジスタ技術小特集)
- CT-1-1 ウェーハ貼り合わせ法によるSOI技術とその応用可能性(CT-1.ヘテロジニアス・インテグレーション技術の現状と展望,チュートリアル講演,ソサイエティ企画)
- サブ45nm時代に向けて、SOI基板技術の現状と展望(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ45nm時代に向けて、SOI基板技術の現状と展望(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 最近のSOI(silicon-on-insulator)素子技術
- 22nm以降のノードに向けた完全空乏化CMOS用超薄膜SOI基板技術
- 高精度拡がり抵抗顕微鏡(SSRM)を用いたSRAM不良ビットの直接観察及びメカニズム解明(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高温熱処理とMIPS構造によるLa-silicate/Si界面特性の改善と低EOTの実現(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- コンダクタンス法を用いたHfO_2/In_Ga_Asの界面解析(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- コンダクタンス法を用いたHfO_2/In_Ga_ASの界面解析
- デバイスシミュレーションによるランダムテレグラフノイズの本質的理解(プロセス・デバイス・回路シミュレーション及び一般)
- デバイスシミュレーションによるランダムテレグラフノイズの本質的理解
- 微細3次元デバイスに向けたシリサイドショットキーS/Dの界面制御方法の提案(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Flashメモリ : その動作原理と最新開発動向(記録媒体、一般)
- 微細3次元デバイスに向けたシリサイドショットキーS/Dの界面制御方法の提案