CT-1-1 ウェーハ貼り合わせ法によるSOI技術とその応用可能性(CT-1.ヘテロジニアス・インテグレーション技術の現状と展望,チュートリアル講演,ソサイエティ企画)

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 2008-09-02

著者

• 吉見 信

  SOITEC Asia

• 吉見 信

  Soitec Asia(株)

• マズレ カルロス

  Soitec

関連論文

• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• ベース抵抗を低減したSOIラテラルBJT
• 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
• 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析
• 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
• 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
• 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
• SOI集積回路に対する基板浮遊効果の影響
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
• 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
• SOI基板材料の品質評価と技術課題
• サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
• サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
• SOIを用いた0.5V動作CMOSロジックの設計法
• SOIを用いた0.5V動作CMOSロジックの設計法
• サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• アルゴンイオン注入のSOI-NMOSFET特性に対する影響
• チャネル長0.1μmSOI MOSFETにおけるself-heatingの影響考察
• 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
• ソースにSiGe領域を形成したSOI・MOSFETにおけるドレイン破壊電圧改善のシミュレーション解析
• SiGeソース構造によるSOI MOSFET基板浮遊効果の抑制 : SiGe構造パラメータ依存性
• CT-1-1 ウェーハ貼り合わせ法によるSOI技術とその応用可能性(CT-1.ヘテロジニアス・インテグレーション技術の現状と展望,チュートリアル講演,ソサイエティ企画)
• サブ45nm時代に向けて、SOI基板技術の現状と展望(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• サブ45nm時代に向けて、SOI基板技術の現状と展望(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 22nm以降のノードに向けた完全空乏化CMOS用超薄膜SOI基板技術

もっと見る 閉じる

スポンサーリンク