基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
スポンサーリンク
概要
- 論文の詳細を見る
携帯情報機器等に使用されるLSIの消費電力を性能を落とす事無く大幅に低減するために, 新しい基板電位制御SOI技術を提案した. 具体的には負荷容量に応じた最適設計手法及び広い電源電圧範囲での安定動作のための昇圧型接地電位方式を開発した. この技術の有効性を確認するため32ビットALUを設計試作し, 0.5Vと極めて低電圧で従来のバルク型とほぼ同等の性能が得られた.
- 社団法人電子情報通信学会の論文
- 1997-06-20
著者
-
布施 常明
(株)東芝 ULSI研究所
-
大脇 幸人
(株)東芝 ULSI研究所
-
鴨志田 昌弘
(株)東芝SoC研究開発センター
-
大脇 幸人
株式会社東芝セミコンダクター社
-
鴨志田 昌弘
株式会社東芝セミコンダクター社
-
渡辺 重佳
(株)東芝技術企画室
-
大内 和則
(株)東芝 研究開発センター ULSI研究所
-
篠 智彰
(株)東芝マイクロエレクトロニクス研究所
-
太田 雅子
東芝セミコンダクター社
-
真鍋 宗平
(株)東芝 ULSI研究所
-
吉田 尊
(株)東芝研究開発センターマイクロエレクトロニクス技術研究所
-
渡辺 重佳
(株)東芝 セミコンダクター社
-
山田 敬
(株)東芝セミコンダクター社soc研究開発センター
-
川中 繁
株式会社東芝セミコンダクター社半導体研究開発センター
-
吉田 晋一
(株)東芝研究開発センターマイクロエレクトロニクス技術研究所
-
川中 繁
(株)東芝 セミコンダクター社 半導体研究開発センター
-
吉見 信
(株)東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所
-
寺内 衛
東芝研究開発センター先端半導体デバイス研究所
-
太田 雅子
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
寺内 衛
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
松原 玄宗
(株)東芝研究開発センターマイクロエレクトロニクス技術研究所
-
篠 智彰
(株)東芝セミコンダクター社半導体研究開発センター
-
大脇 幸人
(株)東芝soc研究開発センター
-
大脇 幸人
(株)東芝 セミコンダクター社
-
真鍋 宗平
(株)東芝研究開発センター先端半導体デバイス研究所
-
松原 玄宗
(株)東芝システムlsi技術研究所
-
吉見 信
SOITEC Asia
-
川中 繁
東芝 システムLSI開発センター
-
布施 常明
東芝セミコンダクター社
-
吉見 信
東芝 Soc研開セ
-
大内 和則
(株)東芝研究開発センター先端半導体デバイス研究所
-
渡辺 重佳
(株)東芝 Ulsi研究所
-
篠 智彰
(株)東芝セミコンダクター社soc研究開発センター
-
鴨志田 昌弘
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
山田 敬
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
篠 智彰
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
吉田 晋一
(株)東芝 研究開発センター 先端半導体デバイス研究所
関連論文
- 高速アナログ/ディジタル回路用高精度疑似飽和BJTモデル
- A 32Mb Chain FeRAM with Segment Stitch Array Architecture
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 1GビットDRAM用トレンチ・セル技術
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式