高速、低消費電力、高信頼ULSIの設計手法
スポンサーリンク
概要
- 論文の詳細を見る
3GHz動作の組み込み用MPUをモチーフとしてサブ0.1umのデザインルールを用いたULSIの設計手法について述べた。この世代では動作時の消費電力を低減するための低消費電力技術、主に配線のRC遅延時間を低減する事を主眼とした高速技術、配線のエレクトロマイグレーション耐性を考慮した高信頼性技術が必要不可欠となる。
- 社団法人電子情報通信学会の論文
- 2000-01-21
著者
関連論文
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- 超低スタンドバイ電流DRAMの検討
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- 先端不揮発性メモリの将来展望とその積層化に関する基礎検討(不揮発メモリと関連技術及び一般)
- 3次元型トランジスタFinFETを用いたシステムLSIの設計法 : パターン面積の縮小効果の見積もり(新型不揮発性メモリ)
- 微細MOSFETのリーク電流を考慮したシステムLSIの高速低消費電力設計法(新型不揮発性メモリ)
- 高速、低消費電力、高信頼ULSIの設計手法
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- 配線の信頼性を考慮したギガビットDRAMの設計法
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- C-11-2 TIS を用いたバッファ回路の設計法とその DRAM への適用検討
- 周辺回路の歩留りを考慮したギガビットDRAMの最適冗長回路設計法
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 微細MOSFETのリーク電流を考慮したシステムLSIの高速低消費電力設計法の検討
- 微細MOSFETのゲートリーク電流の低消費電力用2電源方式に及ぼす影響に関する検討
- SOIを用いた0.5V動作CMOSロジックの設計法
- SOIを用いた0.5V動作CMOSロジックの設計法
- 2. 各分野における技術の変遷 : 2-1 半導体メモリ技術の変遷と将来の展望(あの技術は今… : 技術の変遷と21世紀への展望)
- TIS(Trench-Isolated-transistor using Side wall gate)を用いたバッファ回路の新設計法とその大容量DRAMへの適用検討
- 配線の信頼性を考慮したギガビットDRAMの設計法
- 配線の信頼性、信頼性に関連した歩留りを考慮したギガビットDRAMの設計法
- 配線の信頼性を考慮したギガビットDRAMの設計法
- 周辺回路の歩留りを考慮したギガビットDRAMの最適冗長回路設計法
- TIS(Trench-Isolated-transistor using Side wall gate)を用いたギガビットDRAMのゲート絶縁膜信頼性の解析
- MOSダブルゲート/CNTトランジスタを用いた再構成可能な論理回路とパターン面積の検討