基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
スポンサーリンク
概要
- 論文の詳細を見る
高速低消費電力特性、ショートチャネル効果低減が可能な基板オーバーバイアス方式を新たに提案した。この技術を0.08umプロセスを用いたテストチップで技術検証し、電源電圧0.5Vでゲート当たりの遅延時間40ps(2GHz動作相当)の高速特性を実現した。
- 社団法人電子情報通信学会の論文
- 1998-06-19
著者
-
布施 常明
(株)東芝 ULSI研究所
-
大脇 幸人
(株)東芝 ULSI研究所
-
大脇 幸人
株式会社東芝セミコンダクター社
-
渡辺 重佳
(株)東芝技術企画室
-
野口 充宏
(株)東芝マイクロエレクトロニクス研究所
-
渡辺 重佳
(株)東芝 セミコンダクター社
-
須之内 一正
(株)東芝セミコンダクタ社システムLSI第一事業部システムLSIデバイス技術開発部
-
川口谷 ひとみ
(株)東芝マイクロエレクトロニクス技術研究所
-
大脇 幸人
(株)東芝soc研究開発センター
-
大脇 幸人
(株)東芝 セミコンダクター社
-
布施 常明
東芝セミコンダクター社
-
須之内 一正
(株)東芝マイクロエレクトロニクス技術研究所
-
渡辺 重佳
(株)東芝 Ulsi研究所
-
須之内 一正
(株)東芝セミコンダクター社
-
野口 充宏
(株)東芝 セミコンダクター社
関連論文
- 高速アナログ/ディジタル回路用高精度疑似飽和BJTモデル
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 1GビットDRAM用トレンチ・セル技術
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- 超低スタンドバイ電流DRAMの検討
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- 高速、低消費電力、高信頼ULSIの設計手法
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- TISを用いたギガビットDRAMの設計
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- NAND型DRAMにおける折り返しビット線方式の検討
- NAND型セルを用いた256Mb DRAM
- リソグラフィー優先設計の6F^2型DRAMセル
- SCM測定のシミュレーション解析
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- 高速低消費電力SOI技術 (特集 先端半導体デバイス技術)
- 配線の信頼性を考慮したギガビットDRAMの設計法
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析
- LSIの消費電力を従来の1/100に低減できるSOI回路技術
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- SOI集積回路に対する基板浮遊効果の影響
- 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- C-11-2 TIS を用いたバッファ回路の設計法とその DRAM への適用検討
- 周辺回路の歩留りを考慮したギガビットDRAMの最適冗長回路設計法
- コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 微細MOSFETのリーク電流を考慮したシステムLSIの高速低消費電力設計法の検討
- 微細MOSFETのゲートリーク電流の低消費電力用2電源方式に及ぼす影響に関する検討
- SOIを用いた0.5V動作CMOSロジックの設計法
- SOIを用いた0.5V動作CMOSロジックの設計法
- 256Mb DRAMのためのNAND型セル技術
- SOI上に形成された1Tゲインセル(FBC)を使ったメモリ設計 : 4F^2サイズの新原理メモリセルの提案
- 新不揮発性メモリChainFeRAM (特集2 モバイル・ネットワーク時代のメモリLSI--ネットワーク機器の実現に,多様な製品でこたえる)
- 2. 各分野における技術の変遷 : 2-1 半導体メモリ技術の変遷と将来の展望(あの技術は今… : 技術の変遷と21世紀への展望)
- FDSOIを用いたスイッチトキャパシタ型0.5Vオンチップ電源の開発
- 低振幅クロックで動作可能な低消費電力フリップフロップ
- SOI CMOSによる極低電力LSI用0.5V電源方式
- マルチVt SOI CMOS技術を用いた低電力LSI向け0.5V電源スキーム
- マルチVt SOI CMOS技術を用いた低電力LSI向け0.5V電源スキーム
- TIS(Trench-Isolated-transistor using Side wall gate)を用いたバッファ回路の新設計法とその大容量DRAMへの適用検討
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 配線の信頼性を考慮したギガビットDRAMの設計法
- 配線の信頼性、信頼性に関連した歩留りを考慮したギガビットDRAMの設計法
- 64MビットDRAM基礎技術 (集積回路)
- 配線の信頼性を考慮したギガビットDRAMの設計法
- 0.5V動作を可能にした基板電位制御形SOI回路技術 (特集 デバイスに高性能化をもたらすSOI基板)
- C-12-12 PD-SOI CMOSを用いたボディ入力型SCL回路の解析
- NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 16MビットCMOSダイナミックRAM基礎技術
- 周辺回路の歩留りを考慮したギガビットDRAMの最適冗長回路設計法
- TIS(Trench-Isolated-transistor using Side wall gate)を用いたギガビットDRAMのゲート絶縁膜信頼性の解析
- 速度オ-バシュ-トを取り入れたサブミクロンBJT用ベ-スプッシュアウトモデル
- 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)