64MビットDRAM基礎技術 (集積回路<特集>)
スポンサーリンク
概要
著者
-
大脇 幸人
(株)東芝soc研究開発センター
-
大脇 幸人
(株)東芝 セミコンダクター社
-
土田 賢三
(株)東芝半導体研究開発センター
-
土田 賢二
(株)東芝半導体研究開発センター
-
須之内 一正
(株)東芝マイクロエレクトロニクス技術研究所
関連論文
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- 超低スタンドバイ電流DRAMの検討
- [特別招待講演]MRAMの高性能化とその課題(MRAM,不揮発メモリ,メモリ,一般)
- 大容量MRAMの展望
- 携帯機器に適した低電圧・高速・高信頼性 16Mb MRAM(新メモリ技術とシステムLSI)
- 大容量、高速、低電力、6F^2 MRAMセルのデバイスデザインおよびプロセスインテグレーション : 新しい磁化反転方式の提案(新型不揮発性メモリ)
- 大容量、高速、低電力、6F^2 MRAMセルのデバイスデザインおよびプロセスインテグレーション : 新しい磁化反転方式の提案
- 混載メモリ用途に適した抵抗比読み出し型MRAM
- TISを用いたギガビットDRAMの設計
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- NAND型DRAMにおける折り返しビット線方式の検討
- NAND型セルを用いた256Mb DRAM
- 大容量MRAM技術の開発 : 新規MTJ形状と精密MTJエッチングによる書き込みマージンの拡大(新型不揮発性メモリ)
- MRAMの開発の現状と将来性(新メモリ技術,メモリ応用技術,一般)
- 混載メモリ用途に適した抵抗比読み出し型MRAM(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- MRAM : 開発の最前線
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- SOIを用いた0.5V動作CMOSロジックの設計法
- SOIを用いた0.5V動作CMOSロジックの設計法
- MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- STT-MRAMに向けた低読出し電圧・高速センスアンプの検討(新メモリ技術とシステムLSI)
- 新不揮発性メモリChainFeRAM (特集2 モバイル・ネットワーク時代のメモリLSI--ネットワーク機器の実現に,多様な製品でこたえる)
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 64MビットDRAM基礎技術 (集積回路)
- 16MビットCMOSダイナミックRAM基礎技術
- 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)