TISを用いたギガビットDRAMの設計
スポンサーリンク
概要
- 論文の詳細を見る
TISを用いたギガビットDRAMの仮想設計結果に関して報告する。信頼性上の問題を解決するためTISをメモリセル部のみならずコア回路、周辺回路部にも適用した。ギガビットDRAMの諸特性を見積もった結果、TISの導入により、従来の平面トランジスタを用いた方式と比較して、チップ面積、消費電力を犠牲にする事無く、トランジスタの信頼性が1.5世帯分優れたギガビットDRAMを実現出来る。
- 社団法人電子情報通信学会の論文
- 1996-05-23
著者
-
舛岡 富士雄
東北大学 電気通信研究所
-
稗田 克彦
東芝アメリカ電子部品
-
渡辺 重佳
株式会社 東芝 研究開発センター
-
須之内 一正
株式会社 東芝 研究開発センター
-
堀口 文男
株式会社 東芝 半導体事業本部
-
大内 和則
株式会社 東芝 研究開発センター
-
原 央
株式会社 東芝 研究開発センター
-
堀口 文男
東芝
-
須之内 一正
(株)東芝マイクロエレクトロニクス技術研究所
-
大内 和則
(株)東芝研究開発センター先端半導体デバイス研究所
関連論文
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- 超低スタンドバイ電流DRAMの検討
- C-11-4 Double Gate-SOI(DG-SOI)MOSFETのソフトエラーのα粒子入射軌道依存性
- C-11-6 Stacked-SGT DRAMを用いた2.4F^2メモリセル技術
- C-11-5 Si柱側壁表面の平滑化
- 0.4μmMOSプロセス技術を用いたMulti-Pillar Surrounding Gate型MOSキャパシタ
- 5nm以下の均一なゲート酸化膜形成のためのSiウェア搬入条件
- C-11-10 Double Gate MOSFETの新しい構造と試作プロセスの提案
- C-11-9 超低消費電力を指向したオンチップ用CMOS降圧回路
- C-11-7 高信号を実現する三次元階層型メモリアレイ技術を用いたStacked-SGT DRAM
- C-11-6 Floating Channel type SGT(FC-SGT)フラッシュメモリにおける書込・消去特性の柱半径依存性
- C-11-5 高集積化を実現するFloating Channel type SGT(FC-SGT)Flashメモリセルのビットライン形成法
- FLASHメモリ技術動向と将来
- 三次元階層型メモリアレイ技術を用いたStacked-SGT DRAMのアレイ構成及び読み出し方法
- TISを用いたギガビットDRAMの設計
- NAND型DRAMにおける折り返しビット線方式の検討
- 配線の信頼性を考慮したギガビットDRAMの設計法
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- C-11-2 SGT試作のためのCl_2/O_2エッチングによるSi柱形成(C-11.シリコン材料・デバイス,一般講演)
- 高密度・低電圧NAND EEPROM設計のためのビット線シールド技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 0.4μmMOSプロセス技術を用いたMulti-Pillar Surrounding Gate型MOSキャパシタ
- SOIを用いた0.5V動作CMOSロジックの設計法
- SOIを用いた0.5V動作CMOSロジックの設計法
- C-12-43 SRL技術を使用したSGT型ゲインセルを用いたNAND DRAM(C-12.集積回路D(メモリ),一般講演)
- C-11-4 二次又は三次ポテンシャル関数を利用するバルクMOSFETにおける電位と短チャネル閾値電圧の準二次元解析モデリング(C-11.シリコン材料・デバイス,一般講演)
- 21世紀に向けた半導体メモリの技術課題とロードマップ
- C-11-1 完全空乏型の対称と非対称型Double Gate MOSFETにおける電位特性の準二次元解析モデリング(C-11.シリコン材料・デバイス,一般講演)
- 不純物濃度の統計的ゆらぎを考慮したギガビットDRAMの設計法
- 高密度・高速LSI用マルチピラ-サラウンディングゲ-トトランジスタ (ULSI基盤技術)
- 64MビットDRAM基礎技術 (集積回路)
- 配線の信頼性を考慮したギガビットDRAMの設計法
- 半導体メモリ : 高密度ダイナミックメモリの進展(記録と記憶のメカニズム)
- 16MビットCMOSダイナミックRAM基礎技術