16MビットCMOSダイナミックRAM基礎技術

スポンサーリンク

概要

• 論文の詳細を見る
• 東芝技術企画室の論文

著者

• 須之内 一正

  (株)東芝マイクロエレクトロニクス技術研究所

関連論文

• SGTトランジスタを用いたギガビットDRAMの設計
• TISを用いたギガビットDRAMの設計
• 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
• 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
• 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
• 64MビットDRAM基礎技術 (集積回路)
• 16MビットCMOSダイナミックRAM基礎技術

スポンサーリンク