不純物濃度の統計的ゆらぎを考慮したギガビットDRAMの設計法
スポンサーリンク
概要
- 論文の詳細を見る
不純物濃度の統計的ゆらぎによって生じるしきい値ばらつきによる1.5V動作の1GビットDRAMの歩留り低減効果を定量的に見積もった。この効果により、1GピットDRAMではメガビットDRAMでは問題とならなかったセルのトランスファ-ゲート、センスアンプ、差動増幅器の歩留り低下が問題となる。この歩留り低減効果を改善するため、(1)従来のスペアロウ、スペアカラムを用いた冗長回路方式で、スペア数を大幅に増加させるだけでなく置き換えに柔軟性のあるFLEXIBLE冗長回路方式を導入し、(2)新たにDQ線等の差動増幅器の不良対策のため、可変接続型差動増幅器方式を導入する必要がある。
- 社団法人電子情報通信学会の論文
- 1995-10-20
著者
関連論文
- SGTトランジスタを用いたギガビットDRAMの設計
- TISを用いたギガビットDRAMの設計
- SOI集積回路に対する基板浮遊効果の影響
- C-11-2 TIS を用いたバッファ回路の設計法とその DRAM への適用検討
- 周辺回路の歩留りを考慮したギガビットDRAMの最適冗長回路設計法
- 高密度・低電圧NAND EEPROM設計のためのビット線シールド技術
- 1-3画像情報記録(映像情報メディア年報)
- 周辺回路の歩留りを考慮したギガビットDRAMの設計法
- 5.半導体メモリー(映像情報メディア記録システム)
- TISを用いたギガビットDRAMの設計法
- 不純物濃度の統計的ゆらぎを考慮したギガビットDRAMの設計法
- 2. 各分野における技術の変遷 : 2-1 半導体メモリ技術の変遷と将来の展望(あの技術は今… : 技術の変遷と21世紀への展望)
- 不純物濃度の統計的ゆらぎを考慮したギガビットDRAMの設計法
- TIS(Trench-Isolated-transistor using Side wall gate)を用いたバッファ回路の新設計法とその大容量DRAMへの適用検討