不純物濃度の統計的ゆらぎを考慮したギガビットDRAMの設計法
スポンサーリンク
概要
- 論文の詳細を見る
次世代のギガビットDRAMではトランジスタのゲート長がサブミクロン以下になるため、チャネル部の不純物濃度の統計的ゆらぎにより、しきい値が設計値を中心にばらつくという問題が予想される。今回この効果がギガビットDRAMの歩留りに与える影響を定量的に見積もり、その対応策を考案したので報告する。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
関連論文
- SGTトランジスタを用いたギガビットDRAMの設計
- SOI集積回路に対する基板浮遊効果の影響
- C-11-2 TIS を用いたバッファ回路の設計法とその DRAM への適用検討
- 周辺回路の歩留りを考慮したギガビットDRAMの最適冗長回路設計法
- 高密度・低電圧NAND EEPROM設計のためのビット線シールド技術
- 1-3画像情報記録(映像情報メディア年報)
- 周辺回路の歩留りを考慮したギガビットDRAMの設計法
- 5.半導体メモリー(映像情報メディア記録システム)
- TISを用いたギガビットDRAMの設計法
- 不純物濃度の統計的ゆらぎを考慮したギガビットDRAMの設計法
- 2. 各分野における技術の変遷 : 2-1 半導体メモリ技術の変遷と将来の展望(あの技術は今… : 技術の変遷と21世紀への展望)
- 不純物濃度の統計的ゆらぎを考慮したギガビットDRAMの設計法
- TIS(Trench-Isolated-transistor using Side wall gate)を用いたバッファ回路の新設計法とその大容量DRAMへの適用検討