STT-MRAMに向けた低読出し電圧・高速センスアンプの検討(新メモリ技術とシステムLSI)
スポンサーリンク
概要
- 論文の詳細を見る
本稿ではスピン注入書込み方式による磁気ランダムアクセスメモリ(STT-MRAM)に適したセル電流駆動方式センスアンプを提案する。さらに、セル電流駆動方式センスアンプと、電流電圧変換のための負荷PMOSトランジスタを使用した従来方式センスアンプとの比較検討を行った。STT-MRAMでは、読出しディスターブを回避するため、低読出し電圧での読出し動作を行う必要がある。セル電流駆動方式センスアンプは、低読出し電圧における、高速動作が可能であることを、センスアンプを構成するトランジスタの閾値電圧バラツキと、磁気抵抗素子の抵抗バラツキとを考慮したモンテカルロ・シミュレーションにより示す。
- 社団法人電子情報通信学会の論文
- 2007-04-05
著者
-
清水 有威
(株)東芝 SoC 研究開発センター
-
岩田 佳久
(株)東芝 研究開発センター
-
上田 善寛
(株)東芝 SoC 研究開発センター
-
板垣 清太郎
(株)東芝 SoC 研究開発センター
-
板垣 清太郎
株式会社東芝セミコンダクター社半導体研究開発センター
-
岩田 佳久
株式会社東芝セミコンダクター社半導体研究開発センター
-
稲葉 恒夫
(株)東芝半導体研究開発センター
-
土田 賢三
(株)東芝半導体研究開発センター
-
土田 賢二
(株)東芝半導体研究開発センター
-
上田 善寛
(株)東芝半導体研究開発センター
-
清水 有威
(株)東芝半導体研究開発センター
-
稲場 恒夫
(株)東芝半導体研究開発センター
-
岩田 佳久
東芝 研開セ
-
岩田 佳久
株式会社東芝 セミコンダクター社 半導体研究開発センター
-
板垣 清太郎
株式会社東芝 セミコンダクター社 半導体研究開発センター
関連論文
- 招待講演 MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM (集積回路)
- Multi-stacked 1G cell/layer pipe-shaped BiCS flash memory (集積回路)
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- [特別招待講演]MRAMの高性能化とその課題(MRAM,不揮発メモリ,メモリ,一般)
- 大容量MRAMの展望
- 携帯機器に適した低電圧・高速・高信頼性 16Mb MRAM(新メモリ技術とシステムLSI)
- 大容量、高速、低電力、6F^2 MRAMセルのデバイスデザインおよびプロセスインテグレーション : 新しい磁化反転方式の提案(新型不揮発性メモリ)
- 大容量、高速、低電力、6F^2 MRAMセルのデバイスデザインおよびプロセスインテグレーション : 新しい磁化反転方式の提案
- 混載メモリ用途に適した抵抗比読み出し型MRAM
- 大容量MRAM技術の開発 : 新規MTJ形状と精密MTJエッチングによる書き込みマージンの拡大(新型不揮発性メモリ)
- MRAMの開発の現状と将来性(新メモリ技術,メモリ応用技術,一般)
- 混載メモリ用途に適した抵抗比読み出し型MRAM(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- MRAM : 開発の最前線
- 35nsサイクルタイムを達成した3.3V単一32Mb NANDフラッシュメモリ
- MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- Multi-stacked 1G cell/layer pipe-shaped BiCS flash memory (集積回路)
- 三次元NANDフラッシュメモリに最適な縦型アレイデバイス開発(IEDM(先端CMOSデバイス・プロセス技術))
- ある半導体メモリ設計者から見た磁性体への期待
- STT-MRAMに向けた低読出し電圧・高速センスアンプの検討(新メモリ技術とシステムLSI)
- SOI上に形成された1Tゲインセル(FBC)を使ったメモリ設計 : 4F^2サイズの新原理メモリセルの提案
- CT-1-4 3次元積層化NANDフラッシュメモリについて(CT-1.エマージングメモリと3次元集積メモリ,チュートリアルセッション,ソサイエティ企画)
- 64MビットDRAM基礎技術 (集積回路)
- Multi-Stacked 1G cell/layer Pipe-shaped BiCS Flash Memory