35nsサイクルタイムを達成した3.3V単一32Mb NANDフラッシュメモリ
スポンサーリンク
概要
- 論文の詳細を見る
0.425μmCMOSプロセスを用い、32Mb NANDフラッシュメモリを開発した。データの出力にパイプライン処理を取り入れ、サイクルタイムの高速化を図っている。読み出しののシリアル出力および書き込みデータのロードのサイクルタイムは、35nsの高速を実現した。書き込みベリファイにはビット毎のベリファイを採用し、書き込み後のメモリセルのしきい値分布幅を狭く制御できる。ブロック消去に対しては、ブロックアドレスレジスタを内蔵し、複数のブロックを同時に消去できる。さらに、消去ベリファイの時間を短縮し、全チップの消去時間を大幅に短くした。全てのファンクションは、3.3V単一電源で動作可能である。
- 社団法人電子情報通信学会の論文
- 1995-05-26
著者
-
中村 寛
(株)東芝セミコンダクター社メモリ事業部先端メモリ開発センター
-
宮本 順一
(株)東芝デバイス技術研究所
-
今宮 賢一
(株)東芝セミコンダクター社メモリ事業部先端メモリ開発センター
-
杉浦 義久
株式会社東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所
-
杉浦 義久
東芝半導体技術研究所
-
岩田 佳久
東芝半導体技術研究所
-
今宮 賢一
東芝半導体技術研究所
-
中村 寛
東芝半導体技術研究所
-
大平 秀子
東芝半導体技術研究所
-
宮本 順一
東芝半導体技術研究所
-
岩田 佳久
株式会社東芝セミコンダクター社半導体研究開発センター
-
岩田 佳久
東芝 研開セ
-
岩田 佳久
株式会社東芝 セミコンダクター社 半導体研究開発センター
関連論文
- Multi-stacked 1G cell/layer pipe-shaped BiCS flash memory (集積回路)
- 携帯機器に適した低電圧・高速・高信頼性 16Mb MRAM(新メモリ技術とシステムLSI)
- 180ns/Byte高速書き込み可能な120mm^2 64Mビット NAND EEPROM
- フラッシュメモリセルアレイ用の新しい評価回路
- フラッシュEEPROMセルの新しいしきい値電圧分布測定方法
- 書き込み速度10MB/sの125mm^21GビットNAND型フラッシュメモリ
- STIプロセス技術を用いた130mm^2 256Mbit NAND型 Flash EEPROM
- NAND EEPROM における新しいビットごとベリファイ回路の提案
- NAND EEPROM における新しいビットごとベリファイ回路の提案
- 高密度・低電圧NAND EEPROM設計のためのビット線シールド技術
- 35nsサイクルタイムを達成した3.3V単一32Mb NANDフラッシュメモリ
- Multi-stacked 1G cell/layer pipe-shaped BiCS flash memory (集積回路)
- 三次元NANDフラッシュメモリに最適な縦型アレイデバイス開発(IEDM(先端CMOSデバイス・プロセス技術))
- ある半導体メモリ設計者から見た磁性体への期待
- STT-MRAMに向けた低読出し電圧・高速センスアンプの検討(新メモリ技術とシステムLSI)
- SOI上に形成された1Tゲインセル(FBC)を使ったメモリ設計 : 4F^2サイズの新原理メモリセルの提案
- CT-1-4 3次元積層化NANDフラッシュメモリについて(CT-1.エマージングメモリと3次元集積メモリ,チュートリアルセッション,ソサイエティ企画)
- ED2000-110 / SDM2000-92 / ICD2000-46 アクセスタイム60nsの低消費電力、混載用32kB 3トランジスタフラッシュメモリ(TTF)
- ED2000-110 / SDM2000-92 / ICD2000-46 アクセスタイム60nsの低消費電力、混載用32kB 3トランジスタフラッシュメモリ(TTF)
- ED2000-110 / SDM2000-92 / ICD2000-46 アクセスタイム60nsの低消費電力、混載用32kB 3トランジスタフラッシュメモリ(TTF)
- 最近のFlash EEPROMの消去法の比較 : 安定性といかに制御するか
- 単一 1.8V電源NAND型フラッシュメモリの回路設計
- 単一 1.8V電源NAND型フラッシュメモリの回路設計
- 単一 1.8V電源NAND型フラッシュメモリの回路設計
- NAND型フラッシュメモリの多値化の検討
- 256MビットNAND型EEPROM
- Multi-Stacked 1G cell/layer Pipe-shaped BiCS Flash Memory