1GビットDRAM用トレンチ・セル技術
スポンサーリンク
概要
- 論文の詳細を見る
今回は, 1GビットDRAMに用いる0.228μm^2のメモリ・セルを開発した。このような微細なメモリ・セルを実現するためには, 微細化に適したセルレイアウトと電荷を蓄積する容量の確保が重要である。このため我々は, 従来のレイアウトの約75%にメモリ・セル面積を縮小できる。6F^2セルレイアウトと, トレンチ開口部の大きさは, 一定のまま, トレンチ下部のキャパシタとなる部分のトレンチ径を増大させるボトル型キャパシタを採用した。また, 6F^2レイアウトの問題である。トレンチとトランジスタの配置途裕ガロという点に関しても, P^+ゲート及び表面ストラップ型基板プレートトレンチセルにより問題ないことを, 3次元デバイスシュミュレーションにより明らかにした。
- 社団法人電子情報通信学会の論文
- 1996-05-23
著者
-
馬越 俊幸
(株)東芝 セミコンダクター社プロセス技術推進センター
-
加藤 善光
(株)東芝 セミコンダクター社プロセス技術推進センター
-
尾崎 徹
(株)東芝セミコンダクター社
-
浜本 毅司
(株)東芝セミコンダクター社
-
高島 大三郎
(株)東芝セミコンダクター社
-
野口 充宏
(株)東芝マイクロエレクトロニクス研究所
-
土生 真理子
(株)東芝マイクロエレクトロニクス研究所
-
青木 正身
(株)東芝マイクロエレクトロニクス研究所
-
石橋 裕
(株)東芝マイクロエレクトロニクス研究所
-
篠 智彰
(株)東芝マイクロエレクトロニクス研究所
-
新山 広美
(株)東芝マイクロエレクトロニクス研究所
-
中杉 哲郎
(株)東芝マイクロエレクトロニクス研究所
-
柴田 透
(株)東芝マイクロエレクトロニクス研究所
-
西村 英二
(株)東芝マイクロエレクトロニクス研究所
-
服部 清司
(株)東芝マイクロエレクトロニクス研究所
-
佐藤 信二
(株)東芝マイクロエレクトロニクス研究所
-
山口 寿男
(株)東芝マイクロエレクトロニクス研究所
-
杉原 和佳
(株)東芝マイクロエレクトロニクス研究所
-
石橋 裕
(株)東芝マイクロエレクトロニクス技術研究所
-
加藤 善光
(株)東芝 Ulsi研究所
-
馬越 俊幸
(株)東芝マイクロエレクトロニクス研究所
-
馬越 俊幸
(株)東芝 Ulsi研究所
-
篠 智彰
(株)東芝セミコンダクター社半導体研究開発センター
-
杉原 和佳
(株)東芝
-
高島 大三郎
(株)東芝セミコンダクター社半導体研究開発センター
-
土生 真理子
(株)東芝セミコンダクター社システムlsi第一事業部システムlsiデバイス技術開発部
-
青木 正身
(株)東芝マイクロエレクトロニクス技術研究所
-
野口 充宏
(株)東芝 セミコンダクター社
-
中杉 哲郎
(株)東芝 研究開発センター デバイスプロセス開発センター
-
篠 智彰
(株)東芝セミコンダクター社soc研究開発センター
-
野口 充宏
(株)東芝セミコンダクター社
-
篠 智彰
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
野口 充宏
株式会社東芝セミコンダクター社
-
高島 大三郎
(株)東芝セミコンダクター&ストレージ社半導体研究開発センター
関連論文
- FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 43nmCMOS技術を用いた120mm^2 16Gb多値NANDフラッシュメモリの開発(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 大容量Chain-FeRAM用高信頼微細キャパシタプロセス技術(不揮発性メモリ及び関連プロセス一般)
- 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
- Chain FeRAM技術と将来展望(新メモリ技術とシステムLSI)
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- A 32Mb Chain FeRAM with Segment Stitch Array Architecture
- メモリセルトランジスタのシュリンクに適したDRAM array architecture
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 1GビットDRAM用トレンチ・セル技術
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- 超低スタンドバイ電流DRAMの検討
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
- リソグラフィ技術の最新動向 (特集 微細加工技術とトライボロジー)
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- NAND型DRAMにおける折り返しビット線方式の検討
- NAND型セルを用いた256Mb DRAM
- リソグラフィー優先設計の6F^2型DRAMセル
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- メモリセルトランジスタのシュリンクに適したDRAM array architecture
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 電界イオン顕微鏡を装備した超高真空走査型トンネル顕微鏡の試作とSi(001)表面へのAl吸着初期過程の観察
- 27a-P-7 UHV-STMによるSi清浄表面の観察
- 原子間力顕微鏡を用いたけい酸エステルとオゾンの科学気相堆積プロセスの分析
- Chain FeRAM技術概要とScalingに適したShield-Bitline-Overdrive技術(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 256Mb DRAMのためのNAND型セル技術
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- CT-1-1 エマージングメモリの最新技術動向(CT-1.エマージングメモリと3次元集積メモリ,チュートリアルセッション,ソサイエティ企画)
- 電子ビーム堆積を利用したAFM探針の作製とライン・アンド・スペースパターンの観察
- 圧電素子を用いた高精度回転微動機構(第2報) : 信頼性
- 圧電素子を用いた高精度回転微動機構(第1報) : 回転原理と基本特性
- 圧電素子を用いたXYθテーブル
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- 電子ビーム描画データ変換の高速化
- シリコンを用いた単一電子トンネルトランジスタの試作と動作確認
- シリコンを用いた単一電子トンネルトランジスタの試作と動作確認
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 招待講演 NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術 (集積回路)
- 磁気研磨法の研究 : 回転磁極による内面および球面の研磨
- リソグラフィ技術の最新動向
- NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 19nm64Gbit多値(2bit/cell)NANDフラッシュメモリの開発(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 31p-F4-13 UHV-STMによるSi表面の観察(II)(表面・界面)