FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
強誘電体メモリ(FeRAM)はDRAM並みの高速アクセスとフラッシュメモリ等の有する不揮発性とを兼ね備えており、次世代の半導体メモリとして期待されている。今回開発したFeRAMチップはChain FeRAM_[○!R]]アーキテクチャを採用して128Mbの大容量化に成功したほか、DRAMの代替を容易にするため高速DRAMの規格であるDDR2インターフェイスを搭載して1.6GB/sの高バンド幅を実現している。
- 2009-04-06
著者
-
滋賀 秀裕
株式会社東芝セミコンダクター社半導体研究開発センター
-
高島 大三郎
株式会社東芝セミコンダクター社半導体研究開発センター
-
白武 慎一郎
株式会社東芝セミコンダクター社半導体研究開発センター
-
穂谷 克彦
株式会社東芝セミコンダクター社半導体研究開発センター
-
宮川 正
株式会社東芝セミコンダクター社半導体研究開発センター
-
荻原 隆
株式会社東芝セミコンダクター社半導体研究開発センター
-
福田 良
株式会社東芝セミコンダクター社半導体研究開発センター
-
滝澤 亮介
株式会社東芝セミコンダクター社半導体研究開発センター
-
初田 幸輔
株式会社東芝セミコンダクター社半導体研究開発センター
-
松岡 史宜
株式会社東芝セミコンダクター社半導体研究開発センター
-
長冨 靖
株式会社東芝セミコンダクター社半導体研究開発センター
-
橋本 大輔
株式会社東芝セミコンダクター社半導体研究開発センター
-
西村 久明
株式会社東芝セミコンダクター社半導体研究開発センター
-
日岡 健
株式会社東芝セミコンダクター社半導体研究開発センター
-
堂前 須弥子
株式会社東芝セミコンダクター社半導体研究開発センター
-
高島 大三郎
(株)東芝セミコンダクター社
-
初田 幸輔
(株)東芝セミコンダクター社soc研究開発センター
-
滋賀 秀裕
(株)東芝セミコンダクター社半導体研究開発センター
-
橋本 大輔
(株)東芝セミコンダクター社半導体研究開発センター
-
高島 大三郎
(株)東芝セミコンダクター社半導体研究開発センター
関連論文
- FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
- 大容量Chain-FeRAM用高信頼微細キャパシタプロセス技術(不揮発性メモリ及び関連プロセス一般)
- 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
- Chain FeRAM技術と将来展望(新メモリ技術とシステムLSI)
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- A 32Mb Chain FeRAM with Segment Stitch Array Architecture
- メモリセルトランジスタのシュリンクに適したDRAM array architecture
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 1GビットDRAM用トレンチ・セル技術
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- 超低スタンドバイ電流DRAMの検討
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
- NAND型DRAMにおける折り返しビット線方式の検討
- NAND型セルを用いた256Mb DRAM
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- メモリセルトランジスタのシュリンクに適したDRAM array architecture
- Chain FeRAM技術概要とScalingに適したShield-Bitline-Overdrive技術(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- CT-1-1 エマージングメモリの最新技術動向(CT-1.エマージングメモリと3次元集積メモリ,チュートリアルセッション,ソサイエティ企画)
- 可変リファレンス回路とダブルワード線パルス回路を搭載した3V動作1T1C型1Mビット強誘電体メモリ
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- 高速大容量混載DRAM Pre-Fuse Wafer-LevelテストのためのBurst-Cycle Data圧縮方式(新メモリ技術, メモリ応用技術, 一般)
- 高速大容量混載 DRAM Pre-Fuse Wafer-Level テストのための Burst-Cycle Data 圧縮方式
- 混載DRAMの共通テストインターフェス
- 混載DRAMの共通テストインターフェス
- 高密度NAND型DRAM技術
- データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
- 招待講演 NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術 (集積回路)
- NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)