高速大容量混載 DRAM Pre-Fuse Wafer-Level テストのための Burst-Cycle Data 圧縮方式

スポンサーリンク

概要

• 論文の詳細を見る
• 2005-04-08

著者

• 福田 良

  株式会社東芝セミコンダクター社半導体研究開発センター

• 福田 良

  (株)東芝セミコンダクター社半導体研究開発センター

• 田村 淳

  (株)ソニー セミコンダクターソリューションズネットワークカンパニー

• 渡辺 陽二

  (株)東芝半導体研究開発センター

• 小林 謙二

  (株)東芝 セミコンダクター社

• 赤松 正志

  (株)ソニー セミコンダクターソリューションズネットワークカンパニー

• 開発 実

  (株)ソニー セミコンダクターソリューションズネットワークカンパニー

• 谷口 一雄

  (株)ソニー セミコンダクターソリューションズネットワークカンパニー

関連論文

• 招待講演 MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM (集積回路)
• FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
• Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
• MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• Multi-stacked 1G cell/layer pipe-shaped BiCS flash memory (集積回路)
• 高速大容量混載DRAM Pre-Fuse Wafer-LevelテストのためのBurst-Cycle Data圧縮方式(新メモリ技術, メモリ応用技術, 一般)
• 高速大容量混載 DRAM Pre-Fuse Wafer-Level テストのための Burst-Cycle Data 圧縮方式
• 混載DRAMの共通テストインターフェス
• 混載DRAMの共通テストインターフェス
• データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
• 4MビットCMOSダイナミックRAM (半導体メモリ)

もっと見る 閉じる

スポンサーリンク