混載DRAMの共通テストインターフェス

スポンサーリンク

概要

• 論文の詳細を見る

• 混載DRAMでは、リコンフィギュアブルマクロを使って、ロウやカラムの構成や1チップ当たりのマクロ数の異なった製品が展開されている。従来のダイレクトアクセスモードを使ったテスト手法では、製品毎に異なるテスト環境を作らねばならず、多製品の展開が難しい。このため、どのような製品でも同じ環境でテストできる共通のテストインターフェスを開発した。この共通テストインターフェスを用いることにより、混載DRAMマクロのテストを容易に標準化できる。

• 社団法人電子情報通信学会の論文
• 1998-12-11

著者

• 福田 良

  株式会社東芝セミコンダクター社半導体研究開発センター

• 福田 良

  (株)東芝セミコンダクター社半導体研究開発センター

• 宮野 信治

  東芝

• 佐藤 勝彦

  (株)東芝原子力技術研究所

• 宮野 信治

  半導体理工学研究センター

• 宮野 信治

  (株)東芝セミコンダクター社

• 佐藤 勝彦

  東芝マイクロエレクトロニクス技術研究所

• 佐藤 勝彦

  (株)東芝

• 沼田 健二

  (株)東芝

• 沼田 健二

  東芝セミコンダクター社

関連論文

• FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
• Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
• 90-65nmテクノロジーに対応できるオンチップメモリは?
• 作製後の電子局在注入による非対称パスゲートトランジスタ及びしきい値電圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し安定性の向上(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
• 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
• 原子炉内リフレッシュ技術の開発
• プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
• プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 1Mビットバ-チャリスタティックRAM
• リテンション時間延長可能なスリープモードを搭載した65nm低消費電力混載DRAM(新メモリ技術とシステムLSI)
• メンテナンス作業における作業移動型ロボット
• 高速大容量混載DRAM Pre-Fuse Wafer-LevelテストのためのBurst-Cycle Data圧縮方式(新メモリ技術, メモリ応用技術, 一般)
• 高速大容量混載 DRAM Pre-Fuse Wafer-Level テストのための Burst-Cycle Data 圧縮方式
• ディジタルコンシューマ時代に向けたメモリ技術(新メモリ技術, メモリ応用技術, 一般, ISSCC特集3 不揮発性メモリ)
• ディジタルコンシューマ時代に向けたメモリ技術
• メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
• メモリジェネレータ対応用DRAMマクロ
• 混載DRAMの共通テストインターフェス
• 混載DRAMの共通テストインターフェス
• レーザーの水中照射による金属表面の応力改善(III) -光音響法による施工監視-
• 同期型高速DRAMの新しい書き込み方式
• 1.6Gバイト/秒8MビットEmbedded DRAM
• 8ns 1MビットBiCMOS SRAM (BiCMOS LSI)
• データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
• セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
• セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
• 混載ASIC用DRAMモジュールジェネレータ
• 混載ASIC用DRAMモジュールジェネレータ
• 833MHz周波数動作グラフィックス用途向け疑似2ポートeDRAM(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
• 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• サスペンディッド・ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイム バルクCMOS 8T SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去(学生・若手研究会)
• プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上
• 招待講演 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術 (集積回路)
• 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• ビット線振幅量を抑えるチャージシェア階層ビット線方式を用いた0.4V動作SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• "復興"メモリと日本の明日に向かって(パネル討論,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 局所電子注入非対称パスゲートトランジスタを有する6T-SRAMのためのしきい値電圧付近ワード線電圧注入法によるしきい値電圧ばらつきの自己収束

もっと見る 閉じる

スポンサーリンク