8ns 1MビットBiCMOS SRAM (BiCMOS LSI<特集>)

スポンサーリンク

概要

• 論文の詳細を見る
• 東芝技術企画室の論文

著者

• 松井 正貴

  東芝

• 佐藤 勝彦

  東芝マイクロエレクトロニクス技術研究所

• 佐藤 勝彦

  (株)東芝

関連論文

• 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
• 原子炉内リフレッシュ技術の開発
• 1Mビットバ-チャリスタティックRAM
• メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
• メモリジェネレータ対応用DRAMマクロ
• 混載DRAMの共通テストインターフェス
• 混載DRAMの共通テストインターフェス
• レーザーの水中照射による金属表面の応力改善(III) -光音響法による施工監視-
• 同期型高速DRAMの新しい書き込み方式
• 1.6Gバイト/秒8MビットEmbedded DRAM
• 8ns 1MビットBiCMOS SRAM (BiCMOS LSI)

もっと見る 閉じる

スポンサーリンク