作製後の電子局在注入による非対称パスゲートトランジスタ及びしきい値電圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し安定性の向上(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
本論文ではSRAMセルの安定性を自己修復するように一方のパスゲートトランジスタのゲート絶縁膜中に局所的に電子を注入することでSRAMの読み出しの安定性を70%向上させる手法を提案する.本提案手法は電子注入を多数のセルにおいて同時に行うことが可能である.また,電子はパスゲートトランジスタの記憶保持ノート側の接合端付近の絶縁膜中に局所的に注入されるため,しきい値電圧が読み出し時と書き込み時に非対称なパスゲートトランジスタになっており,書き込み特性の劣化なくスタティックノイズマージンを24%向上することができる.本手法はチップ作製後に電子注入を行うためプロセスの追加やセル面積の増加がない.
- 2010-06-15
著者
-
竹内 健
(株)東芝 マイクロエレクトロニクス技術研究所
-
竹内 健
東京大学
-
田中丸 周平
東京大学工学系研究科電気系工学専攻融合情報コース
-
宮地 幸祐
東京大学生産技術研究所
-
田中丸 周平
東京大学電気系工学専攻
-
本田 健太郎
東京大学電気系工学専攻
-
宮野 信治
半導体理工学研究センター
-
竹内 健
東京大学電気系工学専攻
-
宮野 信治
(株)東芝セミコンダクター社
関連論文
- 単一セル自己昇圧法による10V動作,書き込み速度9.5GB/sec強誘電体NANDフラッシュSSD (集積回路)
- 単一セル自己昇圧法による10V動作,書き込み速度9.5GB/sec強誘電体NANDフラッシュSSD (シリコン材料・デバイス)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上 (集積回路)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上 (シリコン材料・デバイス)
- しきい値電圧自己調整機能による60%スタティック・ノイズ・マージン(SNM)増加,32%アクティブ電力削減,42%リーク電流削減の強誘電体FETを使用した6T-SRAM (集積回路)
- データセンター用SSD向け、不揮発性ページバッファを搭載したFe-NANDフラッシュメモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 三次元SSDの低電力化技術とSSD向けプログラム電圧(20V)生成回路(メモリ技術)
- C-12-20 NAND型フラッシュSSD向け20Vブーストコンバータの制御方式(その1)(C-12.集積回路,一般セッション)
- C-12-21 NAND型フラッシュSSD向け20Vブーストコンバータの制御方式(その2)(C-12.集積回路,一般セッション)
- C-12-33 オンチップ昇圧向けブーストコンバータにおけるMOSダイオード損失の検討(C-12. 集積回路ACD(メモリ・電源・ばらつき),一般セッション)
- C-12-32 オンチップ昇圧向けブーストコンバータにおけるインダクタの寄生抵抗の影響(C-12. 集積回路ACD(メモリ・電源・ばらつき),一般セッション)
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 0.5V動作DRAM用60pJ,立ち上がり時間3クロック,しきい値電圧ロス補償ワード線昇圧回路(低電圧/低消費電力技術、新デバイス・回路とその応用)
- C-12-5 データセンター用SSD向け、不揮発性ページバッファを搭載したFe-NANDフラッシュメモリ(2)(メモリ技術,C-12.集積回路,一般セッション)
- C-12-4 データセンター用SSD向け、不揮発性ページバッファを搭載したFe-NANDフラッシュメモリ(1)(メモリ技術,C-12.集積回路,一般セッション)
- 99mm^2,10MB/secを実現する56nm 8Gb多値NANDフラッシュメモリ(新メモリ技術とシステムLSI)
- STIプロセス技術を用いた130mm^2 256Mbit NAND型 Flash EEPROM
- 作製後の電子局在注入による非対称パスゲートトランジスタ及びしきい値電圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し安定性の向上(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- SSD向けエラー訂正手法の比較と符号長の動的最適化手法 (集積回路)
- 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去 (集積回路)
- 0.5V動作DRAM用60pJ,立ち上がり時間3クロック,しきい値電圧ロス補償ワード線昇圧回路(低電圧/低消費電力技術、新デバイス・回路とその応用)
- データセンター用SSD向けFerroelectric (Fe)-NANDフラッシュメモリと不揮発性ページバッファ(フラッシュメモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- しきい値電圧自己調整機能による60%スタティック・ノイズ・マージン(SNM)増加,32%アクティブ電力削減,42%リーク電流削減の強誘電体FETを使用した6T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 0.5V動作,しきい値電圧自己調整機能による60%スタティック・ノイズ・マージン増加,32%アクティブ電力削減,42%リーク電流削減の強誘電体6T-SRAM(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高信頼性SSD向けECC符号長の動的最適化手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼性SSD向けECC符号長の動的最適化手法(SSD,低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 単一セル自己昇圧法による10V動作,書き込み速度9.5GB/sec強誘電体NANDフラッシュSSD(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 単一セル自己昇圧法による10V動作,書き込み速度9.5GB/sec強誘電体NANDフラッシュSSD(SSD,低電圧/低消費電力技術,新デバイス・回路とその応用)
- NANDチャネル数検出回路・インテリジェント書き込み電圧発生回路を備えた、60%高速・4.2Gbps・24チャネル、3次元ソリッド・ステート・ドライブ(SSD)(低電圧/低消費電力技術,新デバイス・回路とその応用)
- NANDチャネル数検出回路・インテリジェント書き込み電圧発生回路を備えた、60%高速・4.2Gbps・24チャネル、3次元ソリッド・ステート・ドライブ(SSD)(SSD,低電圧/低消費電力技術,新デバイス・回路とその応用)
- データセンター用SSD向け、不揮発性ページバッファを搭載したFe-NANDフラッシュメモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- リテンション時間延長可能なスリープモードを搭載した65nm低消費電力混載DRAM(新メモリ技術とシステムLSI)
- メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
- メモリジェネレータ対応用DRAMマクロ
- 混載DRAMの共通テストインターフェス
- 混載DRAMの共通テストインターフェス
- 同期型高速DRAMの新しい書き込み方式
- 1.6Gバイト/秒8MビットEmbedded DRAM
- 三次元SSD用20Vブーストコンバータ向けのインダクタ設計(若手研究会)
- データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
- 単一 1.8V電源NAND型フラッシュメモリの回路設計
- 単一 1.8V電源NAND型フラッシュメモリの回路設計
- 単一 1.8V電源NAND型フラッシュメモリの回路設計
- NAND型フラッシュメモリの多値化の検討
- 高速書込みを実現する新多値メモリセル方式
- 高速書込みを実現する新多値メモリセル方式
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- Highly reliable, high speed Solid-State Drive (SSD) (集積回路)
- 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制 (集積回路)
- C-12-30 20V有機CMOSオペアンプにおけるフローティングゲートを利用したプロセスばらつき補正技術の提案と実証(C-12.集積回路,一般セッション)
- フラッシュメモリーの現状と今後の展望
- 0.5V動作, しきい値電圧自己調整機能による60%スタティック・ノイズ・マージン増加, 32%アクティブ電力削減, 42%リーク電流削減の強誘電体6T-SRAM
- 高信頼・低電力SSD : メモリコントローラによるデータ変調信号処理技術による高信頼化と低電力化(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 高速・低消費電力3次元積層ソリッド・ステート・ドライブ向け書き込み電圧(20V)発生回路とTSVの検討(3次元メモリ・インタフェース,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- コードワード可変ECCを用いた不揮発性RAMとNAND型フラッシュメモリ統合ソリッドステートドライブ : 3.6倍ビットエラーレート許容,かつ97%消費電力削減可能なソリッドステートドライブの提案(システム,集積回路とアーキテクチャの協創〜3次元集積回路技術とアーキテクチャ〜)
- 3次元積層ソリッド・ステート・ドライブ(SSD)(招待講演,集積回路とアーキテクチャの協創〜3次元集積回路技術とアーキテクチャ〜)
- 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- サスペンディッド・ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイム バルクCMOS 8T SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- エンタープライズSSD向け低消費電力・高信頼性強誘電体NANDフラッシュメモリ(学生・若手研究会)
- 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去(学生・若手研究会)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上
- 不揮発性RAM及びNANDフラッシュを用いたSSD向け高エラー率補償アーキテクチャとエラー訂正符号(学生・若手研究会)
- SSD向けエラー訂正手法の比較と符号長の動的最適化手法(学生・若手研究会)
- 浸透してきた半導体ディスク装置
- 浸透してきた半導体ディスク装置
- 招待講演 エラー予測LDPCとエラー回復機構により10倍の長寿命,エラーを76%削減したSSD (集積回路)
- 招待講演 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術 (集積回路)
- ReRAM搭載のSSDを提案 性能11倍、電力93%減へ (SSDをさらに高速・低電力に 新型メモリを組み合わせる)
- 50nm抵抗変化型メモリにおける耐久性向上書き換え手法の研究(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- 3次元積層ソリッド・ステート・ドライブ向け4倍高速V_(10V)生成、15%低消費電力V_(20V)生成、ワイドレンジ電圧生成システム(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- BulkとSOI NANDフラッシュメモリセルにおける短チャネル効果とチャネル昇圧リークの微細化限界の検討(プロセス・デバイス・回路シミュレーション及び一般)
- チュートリアル招待講演 SSDの現状と将来動向 : エラーを76%削減したSSD (磁気記録・情報ストレージ)
- チュートリアル招待講演 SSDの現状と将来動向 : エラーを76%削減したSSD (マルチメディアストレージ)
- 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 3次元積層ソリッド・ステート・ドライブ向け4倍高速、15%低消費電力V_(10V)、V_(20V)生成電源システム(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- エラー予測LDPCとエラー回復機構により10倍の長寿命,エラーを76%削減したSSD(招待講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- ビット線振幅量を抑えるチャージシェア階層ビット線方式を用いた0.4V動作SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- Bulk とSOI NANDフラッシュメモリセルにおける短チャネル効果とチャネル昇圧リークの微細化限界の検討
- "復興"メモリと日本の明日に向かって(パネル討論,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 3次元積層ソリッド・ステート・ドライブ向け4倍高速V_(10V)生成、15%低消費電力V_(20V)生成、ワイドレンジ電圧生成システム
- ICASSP2012参加報告
- 50nm抵抗変化型メモリにおける耐久性向上書き換え手法の研究
- SSD向けメモリーコントローラ技術
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- SSDの現状と将来動向 : エラーを76%削減したSSD(ヘッド・スピントロニクス、一般)
- 局所電子注入非対称パスゲートトランジスタを有する6T-SRAMのためのしきい値電圧付近ワード線電圧注入法によるしきい値電圧ばらつきの自己収束
- 3次元実装ReRAM/MLCNANDハイブリッドSSDにおける、データマネジメント手法の提案と性能評価(次世代メモリシステム,集積回路とアーキテクチャの協創〜新しいアプリケーション創造に向けたアーキテクチャ、回路技術の貢献〜)
- MLC相変化メモリとNANDフラッシュメモリを用いた三次元ハイブリッドSSDのための正負温度係数を有する読み出し参照源(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- SCM及びMLC NANDフラッシュメモリを用いたハイブリッドSSDと断片化防止アルゴリズムによる性能向上(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)