田中丸 周平 | 東京大学電気系工学専攻
スポンサーリンク
概要
関連著者
-
田中丸 周平
東京大学電気系工学専攻
-
竹内 健
東京大学
-
田中丸 周平
東京大学工学系研究科電気系工学専攻融合情報コース
-
竹内 健
東京大学大学院工学系研究科電気系工学専攻
-
竹内 健
(株)東芝 マイクロエレクトロニクス技術研究所
-
竹内 健
東京大学工学系研究科
-
竹内 健
東京大学工学系研究科電気系工学専攻融合情報コース
-
本田 健太郎
東京大学電気系工学専攻
-
宮野 信治
半導体理工学研究センター
-
宮野 信治
東芝
-
宮地 幸祐
東京大学生産技術研究所
-
田中丸 周平
東京大学大学院工学系研究科電気系工学専攻
-
竹内 健
東京大学電気系工学専攻
-
江角 淳
株式会社シグリード
-
伊東 充吉
株式会社シグリード
-
宮野 信治
(株)東芝セミコンダクター社
-
本田 健太郎
東京大学
-
宮地 幸祐
東京大学
-
竹内 健
東京大学:(現)中央大学
-
李 凱
株式会社シグリード
-
田中丸 周平
東京大学
-
酒井 滋樹
産業技術総合研究所
-
矢島 亮児
東京大学工学系研究科
-
畑中 輝義
東京大学工学系研究科
-
高橋 光恵
産業技術総合研究所
-
畑中 輝義
東京大学工学系研究科電気系工学専攻融合情報コース
-
福田 真由美
東京大学大学院工学系研究科電気系工学専攻
-
樋口 和英
東京大学大学院工学系研究科電気系工学専攻
-
矢島 亮児
東京大学工学系研究科電気系工学専攻融合情報コース
-
竹内 健
東京大学大学院工学系研究科
-
Fukuda Mayumi
Department of Electrical Engineering and Information Systems, Graduate School of Engineering, The University of Tokyo, 7-3-1 Hongo, Bunkyo, Tokyo 113-8656, Japan
-
宮地 幸祐
東京大学大学院工学系研究科
-
畑中 輝義
東京大学
-
洪 慶麟
東京大学
著作論文
- 0.5V動作DRAM用60pJ,立ち上がり時間3クロック,しきい値電圧ロス補償ワード線昇圧回路(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 作製後の電子局在注入による非対称パスゲートトランジスタ及びしきい値電圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し安定性の向上(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- SSD向けエラー訂正手法の比較と符号長の動的最適化手法 (集積回路)
- 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去 (集積回路)
- 0.5V動作DRAM用60pJ,立ち上がり時間3クロック,しきい値電圧ロス補償ワード線昇圧回路(低電圧/低消費電力技術、新デバイス・回路とその応用)
- しきい値電圧自己調整機能による60%スタティック・ノイズ・マージン(SNM)増加,32%アクティブ電力削減,42%リーク電流削減の強誘電体FETを使用した6T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 0.5V動作,しきい値電圧自己調整機能による60%スタティック・ノイズ・マージン増加,32%アクティブ電力削減,42%リーク電流削減の強誘電体6T-SRAM(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高信頼性SSD向けECC符号長の動的最適化手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼性SSD向けECC符号長の動的最適化手法(SSD,低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- Highly reliable, high speed Solid-State Drive (SSD) (集積回路)
- 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制 (集積回路)
- 高信頼・低電力SSD : メモリコントローラによるデータ変調信号処理技術による高信頼化と低電力化(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- コードワード可変ECCを用いた不揮発性RAMとNAND型フラッシュメモリ統合ソリッドステートドライブ : 3.6倍ビットエラーレート許容,かつ97%消費電力削減可能なソリッドステートドライブの提案(システム,集積回路とアーキテクチャの協創〜3次元集積回路技術とアーキテクチャ〜)
- 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去(学生・若手研究会)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上
- 不揮発性RAM及びNANDフラッシュを用いたSSD向け高エラー率補償アーキテクチャとエラー訂正符号(学生・若手研究会)
- SSD向けエラー訂正手法の比較と符号長の動的最適化手法(学生・若手研究会)