エラー予測LDPCとエラー回復機構により10倍の長寿命,エラーを76%削減したSSD(招待講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
スポンサーリンク
概要
- 論文の詳細を見る
10倍の長寿命,エラーを76%削減したSSDを提案する.提案のエラー予測LDPCは7倍高速の読み出しと高い信頼性を実現する.データ保持時間の推定手法も提案する.しきい値電圧,メモリセル間干渉,書き換え回数とデータ保持時間を用いてメモリセルのデータをキャリブレーションすることで効率的にエラーを訂正することができる.信頼性の情報を記録したテーブルを出荷前に用意し,ビットエラー率の推定に用いる.エラー回復機構も提案する.書き込みエラー回復パルスとデータ保持エラー回復パルスを印可することで,書き込みエラーとデータ保持エラーがそれぞれ76%,56%削減できる.
- 2012-04-16
著者
-
竹内 健
(株)東芝 マイクロエレクトロニクス技術研究所
-
田中丸 周平
東京大学工学系研究科電気系工学専攻融合情報コース
-
竹内 健
中央大学理工学部電気電子情報通信工学科
-
竹内 健
東京大学:(現)中央大学
-
柳原 裕貴
東京大学工学系研究科電気系工学専攻融合情報コース
関連論文
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上 (集積回路)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上 (シリコン材料・デバイス)
- しきい値電圧自己調整機能による60%スタティック・ノイズ・マージン(SNM)増加,32%アクティブ電力削減,42%リーク電流削減の強誘電体FETを使用した6T-SRAM (集積回路)
- 0.5V動作DRAM用60pJ,立ち上がり時間3クロック,しきい値電圧ロス補償ワード線昇圧回路(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 99mm^2,10MB/secを実現する56nm 8Gb多値NANDフラッシュメモリ(新メモリ技術とシステムLSI)
- STIプロセス技術を用いた130mm^2 256Mbit NAND型 Flash EEPROM
- 作製後の電子局在注入による非対称パスゲートトランジスタ及びしきい値電圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し安定性の向上(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去 (集積回路)
- 0.5V動作DRAM用60pJ,立ち上がり時間3クロック,しきい値電圧ロス補償ワード線昇圧回路(低電圧/低消費電力技術、新デバイス・回路とその応用)
- しきい値電圧自己調整機能による60%スタティック・ノイズ・マージン(SNM)増加,32%アクティブ電力削減,42%リーク電流削減の強誘電体FETを使用した6T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 0.5V動作,しきい値電圧自己調整機能による60%スタティック・ノイズ・マージン増加,32%アクティブ電力削減,42%リーク電流削減の強誘電体6T-SRAM(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高信頼性SSD向けECC符号長の動的最適化手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼性SSD向けECC符号長の動的最適化手法(SSD,低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- NANDチャネル数検出回路・インテリジェント書き込み電圧発生回路を備えた、60%高速・4.2Gbps・24チャネル、3次元ソリッド・ステート・ドライブ(SSD)(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 単一 1.8V電源NAND型フラッシュメモリの回路設計
- 単一 1.8V電源NAND型フラッシュメモリの回路設計
- 単一 1.8V電源NAND型フラッシュメモリの回路設計
- NAND型フラッシュメモリの多値化の検討
- 高速書込みを実現する新多値メモリセル方式
- 高速書込みを実現する新多値メモリセル方式
- フラッシュメモリーの現状と今後の展望
- 0.5V動作, しきい値電圧自己調整機能による60%スタティック・ノイズ・マージン増加, 32%アクティブ電力削減, 42%リーク電流削減の強誘電体6T-SRAM
- 高信頼・低電力SSD : メモリコントローラによるデータ変調信号処理技術による高信頼化と低電力化(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 高速・低消費電力3次元積層ソリッド・ステート・ドライブ向け書き込み電圧(20V)発生回路とTSVの検討(3次元メモリ・インタフェース,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- エンタープライズSSD向け低消費電力・高信頼性強誘電体NANDフラッシュメモリ(学生・若手研究会)
- 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去(学生・若手研究会)
- SSD向けエラー訂正手法の比較と符号長の動的最適化手法(学生・若手研究会)
- 浸透してきた半導体ディスク装置
- 招待講演 エラー予測LDPCとエラー回復機構により10倍の長寿命,エラーを76%削減したSSD (集積回路)
- ReRAM搭載のSSDを提案 性能11倍、電力93%減へ (SSDをさらに高速・低電力に 新型メモリを組み合わせる)
- 50nm抵抗変化型メモリにおける耐久性向上書き換え手法の研究(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- 3次元積層ソリッド・ステート・ドライブ向け4倍高速V_(10V)生成、15%低消費電力V_(20V)生成、ワイドレンジ電圧生成システム(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- BulkとSOI NANDフラッシュメモリセルにおける短チャネル効果とチャネル昇圧リークの微細化限界の検討(プロセス・デバイス・回路シミュレーション及び一般)
- チュートリアル招待講演 SSDの現状と将来動向 : エラーを76%削減したSSD (磁気記録・情報ストレージ)
- チュートリアル招待講演 SSDの現状と将来動向 : エラーを76%削減したSSD (マルチメディアストレージ)
- 2-1 限界に挑戦するフラッシュメモリとSSDの最新動向(2.不揮発性メモリ技術の最前線,世界的な競争領域にある最先端デバイス技術)
- 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 3次元積層ソリッド・ステート・ドライブ向け4倍高速、15%低消費電力V_(10V)、V_(20V)生成電源システム(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- エラー予測LDPCとエラー回復機構により10倍の長寿命,エラーを76%削減したSSD(招待講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- ICASSP2012参加報告
- 50nm抵抗変化型メモリにおける耐久性向上書き換え手法の研究
- SSD向けメモリーコントローラ技術
- CT-2-4 不揮発メモリの低電圧・低電力化技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)
- SSDの現状と将来動向 : エラーを76%削減したSSD(ヘッド・スピントロニクス、一般)
- データ断片化防止アルゴリズムを用いたハイブリッドReRAM/MLC NAND SSD向け評価プラットフォームの構築
- 局所電子注入非対称パスゲートトランジスタを有する6T-SRAMのためのしきい値電圧付近ワード線電圧注入法によるしきい値電圧ばらつきの自己収束
- トランザクションモデルベース評価プラットフォームを用いた、3次元ReRAM/MLC NANDハイブリッドSSDの性能評価と実データパターンの解析
- BiCS型立体構造NANDフラッシュメモリーにおけるゲート長、ゲート間隔及び積層数の設計指針
- 2. 半導体メモリーを搭載したソリッドステートドライブ(記録技術の新展開)
- 3次元実装ReRAM/MLCNANDハイブリッドSSDにおける、データマネジメント手法の提案と性能評価(次世代メモリシステム,集積回路とアーキテクチャの協創〜新しいアプリケーション創造に向けたアーキテクチャ、回路技術の貢献〜)
- MLC相変化メモリとNANDフラッシュメモリを用いた三次元ハイブリッドSSDのための正負温度係数を有する読み出し参照源(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- SCM及びMLC NANDフラッシュメモリを用いたハイブリッドSSDと断片化防止アルゴリズムによる性能向上(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 高信頼ビッグデータ向けフラッシュメモリ/ReRAM統合ソリッド・ステート・ストレージシステム(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 限界に挑戦するフラッシュメモリとSSDの最新動向
- NANDフラッシュメモリ/ストレージクラスメモリのハイブリッドSSDの性能評価(ポスターセッション,学生・若手研究会)
- 低電力ハイブリッドSSDの3次元実装方法に関する検討(ポスターセッション,学生・若手研究会)