BiCS型立体構造NANDフラッシュメモリーにおけるゲート長、ゲート間隔及び積層数の設計指針
スポンサーリンク
概要
- 論文の詳細を見る
ビットコスト削減のため、立体構造NAND型フラッシュメモリが提案されている。本論文ではBics型NANDフラッシュメモリの設計指針を3次元デバイスシミュレーションにより示す。 Bics型NANDフラッシュメモリのスケーラビリティを平面構造NAND型フラッシュメモリと比較しつつ検討した。ゲート長とゲート間隔をパラメータとしてシミュレーションを行い、各種電気的特性の要望を満たすゲートピッチを調べた。その結果、メモリ・ウィンドウとプログラム・ディスターブの観点からゲート長とゲート間隔は等しいことが望ましいことが分かった。また、BiCS空孔の直径が90nmにおいてゲートピッチ40mmが達成可能であることが判明した。40mmピッチで18層積層した場合、これは実効的に15mm世代平面構造型NANDフラッシュメモリのセノレサイズに相当する。
- 2012-12-10
著者
関連論文
- 2-1 限界に挑戦するフラッシュメモリとSSDの最新動向(2.不揮発性メモリ技術の最前線,世界的な競争領域にある最先端デバイス技術)
- エラー予測LDPCとエラー回復機構により10倍の長寿命,エラーを76%削減したSSD(招待講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- SSD向けメモリーコントローラ技術
- CT-2-4 不揮発メモリの低電圧・低電力化技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)
- SSDの現状と将来動向 : エラーを76%削減したSSD(ヘッド・スピントロニクス、一般)
- データ断片化防止アルゴリズムを用いたハイブリッドReRAM/MLC NAND SSD向け評価プラットフォームの構築
- 局所電子注入非対称パスゲートトランジスタを有する6T-SRAMのためのしきい値電圧付近ワード線電圧注入法によるしきい値電圧ばらつきの自己収束
- トランザクションモデルベース評価プラットフォームを用いた、3次元ReRAM/MLC NANDハイブリッドSSDの性能評価と実データパターンの解析
- BiCS型立体構造NANDフラッシュメモリーにおけるゲート長、ゲート間隔及び積層数の設計指針
- 2. 半導体メモリーを搭載したソリッドステートドライブ(記録技術の新展開)
- 高信頼ビッグデータ向けフラッシュメモリ/ReRAM統合ソリッド・ステート・ストレージシステム(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 限界に挑戦するフラッシュメモリとSSDの最新動向
- NANDフラッシュメモリ/ストレージクラスメモリのハイブリッドSSDの性能評価(ポスターセッション,学生・若手研究会)
- 低電力ハイブリッドSSDの3次元実装方法に関する検討(ポスターセッション,学生・若手研究会)