リテンション時間延長可能なスリープモードを搭載した65nm低消費電力混載DRAM(新メモリ技術とシステムLSI)
スポンサーリンク
概要
- 論文の詳細を見る
混載DRAMにおけるデータ保持電力を削減するために、オンチップECC回路とMT-CMOS技術を用いて実現されるリテンション時間延長可能なスリープモード(EDRスリープモード)の開発を行った。スリープモード中においては、ECCを用いることでリテンション時間は8倍に延長され、リーク電流はノーマル動作中の13%以下に削減される。また、ECCはEDRスリープモード使用時にのみ動作させるので、通常のリード/ライト動作においてはパフォーマンスの劣化はない。このEDRスリープモードを搭載することによって、400MHz動作、データ保持電力0.39mWの65nm低消費電力混載DRAMを実現した。
- 社団法人電子情報通信学会の論文
- 2006-04-06
著者
-
竹中 博幸
東芝マイクロエレクトロニクス(株)
-
宮野 信治
東芝
-
北城 岳彦
株式会社東芝セミコンダクター社
-
宮野 信治
半導体理工学研究センター
-
北城 岳彦
(株)東芝セミコンダクター社
-
高井 智久
(株)東芝セミコンダクター社
-
永井 健
(株)東芝セミコンダクター社
-
和田 政春
(株)東芝セミコンダクター社
-
岩井 斎
(株)東芝セミコンダクター社
-
加来 真理子
(株)東芝セミコンダクター社
-
鈴木 淳
(株)東芝セミコンダクター社
-
糸賀 尚子
(株)東芝セミコンダクター社
-
宮崎 隆行
(株)東芝セミコンダクター社
-
宮野 信治
(株)東芝セミコンダクター社
-
竹中 博幸
東芝マイクロエレクトロニクス
関連論文
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- 作製後の電子局在注入による非対称パスゲートトランジスタ及びしきい値電圧ばらつき自己修復機能を有する6トランジスタ型SRAMとその読み出し安定性の向上(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- リテンション時間延長可能なスリープモードを搭載した65nm低消費電力混載DRAM(新メモリ技術とシステムLSI)
- インターフェース差し替え法を用いたロジック混載DRAMの設計 (「VLSI一般」)
- 可変リファレンス回路とダブルワード線パルス回路を搭載した3V動作1T1C型1Mビット強誘電体メモリ
- メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
- メモリジェネレータ対応用DRAMマクロ
- 混載DRAMの共通テストインターフェス
- 混載DRAMの共通テストインターフェス
- 同期型高速DRAMの新しい書き込み方式
- 1.6Gバイト/秒8MビットEmbedded DRAM
- データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
- 高生産性、高性能マルチバンクRDRAMのための新規アーキテクチャ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 833MHz周波数動作グラフィックス用途向け疑似2ポートeDRAM(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- メモリジェネレ-タを用いて2,112通りの構成を生成できる0.35μm混載DRAM
- 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- サスペンディッド・ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイム バルクCMOS 8T SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去(学生・若手研究会)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上
- 招待講演 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術 (集積回路)
- 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- ビット線振幅量を抑えるチャージシェア階層ビット線方式を用いた0.4V動作SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- "復興"メモリと日本の明日に向かって(パネル討論,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 読出しビット線リミット機構を備えた40-nm 256-Kb サブ 10pJ/access動作8T SRAM(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 局所電子注入非対称パスゲートトランジスタを有する6T-SRAMのためのしきい値電圧付近ワード線電圧注入法によるしきい値電圧ばらつきの自己収束