インターフェース差し替え法を用いたロジック混載DRAMの設計 (<特集>「VLSI一般」)
スポンサーリンク
概要
- 論文の詳細を見る
ロジック混載DRAMの新しい設計手法を紹介する。このDRAMマクロは、共通DRAMコアとインターフェースソケットと呼ばれる二つの部品から構成される。DRAMマクロを、機能によらず共通に使用する部分と、機能に応じて設計を変更する二つの部分に分けることによって、異なる容量を持つマクロだでなく、異なる機能を持つマクロも短期間で再構築が可能になる。0.18um CMOS世代の技術を用いて、12MビットのDRAMコアとSDRAMタイプのインターフェースソケットを備えたSDRAMマクロを試作した。
- 社団法人電子情報通信学会の論文
- 2001-05-18
著者
-
竹中 博幸
東芝マイクロエレクトロニクス(株)
-
北城 岳彦
株式会社東芝セミコンダクター社
-
金子 哲也
(株)東芝
-
中山 篤
株式会社東芝 セミコンダクター社
-
北城 岳彦
(株)東芝セミコンダクター社
-
芳賀 亮
(株)東芝
-
中山 篤
(株)東芝
-
竹中 博幸
東芝マイクロエレクトロニクス
関連論文
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- リテンション時間延長可能なスリープモードを搭載した65nm低消費電力混載DRAM(新メモリ技術とシステムLSI)
- インターフェース差し替え法を用いたロジック混載DRAMの設計 (「VLSI一般」)
- 可変リファレンス回路とダブルワード線パルス回路を搭載した3V動作1T1C型1Mビット強誘電体メモリ
- メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
- メモリジェネレータ対応用DRAMマクロ
- 同期型高速DRAMの新しい書き込み方式
- 1.6Gバイト/秒8MビットEmbedded DRAM
- 高速ランダムアクセス混載DRAMにおけるパッケージ後の自動救済技術(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 高速ランダムアクセス混載DRAMにおけるパッケージ後の自動救済技術(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 833MHz周波数動作グラフィックス用途向け疑似2ポートeDRAM(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))