833MHz周波数動作グラフィックス用途向け疑似2ポートeDRAM(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
スポンサーリンク
概要
- 論文の詳細を見る
本報告書で紹介するeDRAMはグラフィックス用途向けに開発された疑似2ポートeDRAMである。リードライトクロスポイントスイッチ回路および分散型ステリアリングリダンダシースイッチを導入することで、異なる2つのバンクにおける同時リードライト動作を可能とし、高いセル占有率および高バンド幅を同時に実現した。65mmプロセスで32Mbitマクロを試作し、833MHzページ動作を確認した。
- 2008-04-10
著者
-
宮野 信治
東芝
-
和田 政春
東芝マイクロエレクトロニクス技術研究所
-
大塚 伸朗
東芝マイクロエレクトロニクス技術研究所
-
北城 岳彦
東芝
-
高井 智久
東芝
-
岩井 斎
東芝
-
竹中 博幸
東芝マイクロエレクトロニクス
-
加来 真理子
東芝
-
永井 健
東芝
-
鈴木 淳
東芝
-
糸賀 尚子
東芝
-
宮崎 隆行
東芝
-
岩井 隆之
東芝
-
大塚 伸朗
東芝
-
和田 政春
東芝
関連論文
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- リテンション時間延長可能なスリープモードを搭載した65nm低消費電力混載DRAM(新メモリ技術とシステムLSI)
- インターフェース差し替え法を用いたロジック混載DRAMの設計 (「VLSI一般」)
- 可変リファレンス回路とダブルワード線パルス回路を搭載した3V動作1T1C型1Mビット強誘電体メモリ
- メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
- メモリジェネレータ対応用DRAMマクロ
- 混載DRAMの共通テストインターフェス
- 混載DRAMの共通テストインターフェス
- 同期型高速DRAMの新しい書き込み方式
- 1.6Gバイト/秒8MビットEmbedded DRAM
- データ線シフトリダンダンシ方式を用いたLogic混載DRAMマクロ
- DDR仕様高速SRAM対応データバスアーキテクチャ
- DDR仕様高速SRAM対応データバスアーキテクチャ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- セルアレイ拡張方式を用いたDRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 混載ASIC用DRAMモジュールジェネレータ
- 833MHz周波数動作グラフィックス用途向け疑似2ポートeDRAM(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 局所電子注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクトディスターブの抑制(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- サスペンディッド・ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイム バルクCMOS 8T SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 電子局所注入による非対称パスゲートトランジスタを用いた8T-SRAMにおけるハーフセレクト問題の除去(学生・若手研究会)
- プロセス工程後の局所的電子注入による非対称パスゲートトランジスタを有する6トランジスタ型SRAMとその読み出し時安定性の向上
- 招待講演 高速,低消費電力6T-SRAMを実現する電荷の同時注入による不良セルの修復技術 (集積回路)